|
or posedge key[5]) begin
if(rst) h_time1 <= 8'd0010_0000;
else if(key[5]) h_time1 <= 8'b0011_0000;
else begin
case(qh1)
4'd0 : h_time1 <= 8'b0011_0000;
4'd1 : h_time1 <= 8'b0011_0001;
4'd2 : h_time1 <= 8'b0011_0010;
4'd3 : h_time1 <= 8'b0011_0011;
4'd4 : h_time1 <= 8'b0011_0100;
|
|
|
--lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result
--VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16:
|
|
|
●베릴로그(Verilog)
- HDL 정의
- HDL을 이용한 설계
- HDL 시뮬레이션
- HDL과 프로그래밍 언어의 비교
CPLD
- CPLD의 정의
- CPLD CPU 종류
FPGA
- FPGA의 정의
- FPGA의 특징
- FPGA 구조
FPGA와CPLD의 차이
1. 프로그램의 차이
2.
|
|
|
|
- 알람 기능을 가진 디지털시계 설계
- SW0 : 시계를 Set하는 신호 -> 0 : 모든 기능 정지, 1 : 동작
SW1 : view mode select signal -> 0 : Am, Pm 1시~12시, 1 : 0시~23시
SW2 : 알람 기능 on/off signal
(알람은 LED를 통해 표현한다.)
- [key 0] : mode selec
|
|
|
, 진리표구현, 상태도구현
3.베릴로그구현
- module code 구현(모듈코드)
- timing bench 구현(타이밍밴치)
- 각 코드별 주석 설명되어있습니다.
4.타이밍도
- CLK(클럭)값에 의해 값이 바뀌고 타이밍밴치에의해 값이 설정되어 변하는값 확인가능
|
|
 |
프로젝트에서 어떤 역할을 맡았으며, 그 과정에서 직면한 가장 큰 어려움은 무엇이었나요?
2. 전력 회로나 신호 무결성 문제를 해결한 경험이 있다면 구체적으로 설명해 주세요.
3. HDL(Verilog/VHDL) 코딩 경험이 있다면 어떤 프로젝트였으며,
|
|
|
HDL(Verilog 또는 VHDL)을 사용한 디지털 회로 설계 경험이 있다면, 프로젝트 사례를 설명해주세요.
5. 타이밍 분석이 왜 중요한지 설명하고, 주요 타이밍 문제에는 어떤 것이 있는지 말해보세요.
6. 메모리 설계 시 고려해야 할 주요 요소들은 무
|
|
 |
Verilog와 VHDL 등 HDL 언어를 능숙하게 활용하였고, 테스트벤치 설계와 시뮬레이션을 통해 검증 과정을 체계화하였습니다. 또한, 실시간 데이터처리 시스템 개발 프로젝트에서는 기존 대비 처리속 1.지원동기
2.입사 후 포부
3.직무 관련 경
|
|
|
프로젝트에서 팀 내 역할과 협업 방식을 어떻게 수행하셨는지 구체적으로 말씀해 1. FPGA 개발 경험이 있으시면 구체적으로 어떤 프로젝트를 수행하셨는지 설명해 주세요.
2. FPGA 설계 시 주로 사용하는 HDL 언어(VHDL, Verilog 등)는 무엇이며,
|
|
|
프로젝트에 대해 구체적으로 설명해 주세요.
4. 하드웨어 설계 시 고려해야 하는 주요 요소들은 무엇이라고 생각하나요?
5. HDL(하드웨어 설명 언어) 사용 경험이 있나요? 있다면 어떤 프로젝트에 사용했는지 알려 주세요.
6. 칩 설계에서 검
|
|
메뉴펼치기
