• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 107건

, 진리표구현, 상태도구현 3.베릴로그구현 - module code 구현(모듈코드) - timing bench 구현(타이밍밴치) - 각 코드별 주석 설명되어있습니다. 4.타이밍도 - CLK(클럭)값에 의해 값이 바뀌고 타이밍밴치에의해 값이 설정되어 변하는값 확인가능
  • 페이지 25페이지
  • 가격 3,000원
  • 등록일 2014.06.21
  • 파일종류 피피티(ppt)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
or posedge key[5]) begin if(rst) h_time1 <= 8'd0010_0000; else if(key[5]) h_time1 <= 8'b0011_0000; else begin case(qh1) 4'd0 : h_time1 <= 8'b0011_0000; 4'd1 : h_time1 <= 8'b0011_0001; 4'd2 : h_time1 <= 8'b0011_0010; 4'd3 : h_time1 <= 8'b0011_0011; 4'd4 : h_time1 <= 8'b0011_0100;
  • 페이지 22페이지
  • 가격 12,000원
  • 등록일 2014.01.07
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
101 : seg = 7'b1011011; 4'b0110 : seg = 7'b1011111; 4'b0111 : seg = 7'b1110010; 4'b1000 : seg = 7'b1111111; 4'b1001 : seg = 7'b1111011; 4'b1010 : seg = 7'b1110111; 4'b1011 : seg = 7'b0011111; 4'b1100 : seg = 7'b0001101; 4'b1101 : seg = 7'b0111101; 4'b1110 : seg = 7'b1001111; 4'b1111 : seg = 7'b10001
  • 페이지 24페이지
  • 가격 15,000원
  • 등록일 2013.11.06
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
로그래밍 제어 방식을 사용한다. - control 메모리의 크기는 128 x 28(비트 수 가변가능) ≪ … 중 략 … ≫ #베릴로그 소스 ♡LOVE CPU module love_cpu(rst, clk, r0,r1,r2,r4,addr,FS,address,Data_out, opcode_t_mux, C1, V1, N1, Z1, C_C, C_V, C_N,C_Z); input rs
  • 페이지 154페이지
  • 가격 23,000원
  • 등록일 2013.11.21
  • 파일종류 압축파일
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
5'b00000;//리셋 led 모두 off else if(sum_coin > 9'd39) tea_led <= 5'b11111; //돈이 390원 이상, led 모두 On else if(sum_coin > 9'd34) tea_led <= 5'b11101; //돈이 340원 이상, 350,400원 차 On else if(sum_coin > 9'd24) tea_led <= 5'b01001; //돈이 240원 이상, 250원 차 led ON else
  • 페이지 22페이지
  • 가격 15,000원
  • 등록일 2013.11.06
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음

논문 2건

설계 동기와 목적 전체 시스템 블록도 및 계층도 LCD display LED/7 Segment display 하드웨어 설계 통합 단위 모듈 테스트 H/W 구현 및 외관 제작 결론 설계 동기
  • 페이지 9페이지
  • 가격 2,800원
  • 발행일 2009.07.20
  • 파일종류 피피티(ppt)
  • 발행기관
  • 저자
Verilog encoder <표4-1. Verilog encoder> module hamm_enc(in,out,reset); input [7:0] in; output [11:0] out; input reset; reg [11:0] out; integer i, j; always@(in or reset) begin if(reset) out = 0; else begin i=0; j=0; while((i<11)||(j<7)) begin while(i==0||i==1||i==3||i==7) begin out[i]=0
  • 페이지 24페이지
  • 가격 30,000원
  • 발행일 2009.12.08
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자

취업자료 6건

. FA팀에서 현장교육을 받으면서 MPEG 표준을 이용한 동화상 처리 기술과 이미지 센서의 기본적인 특성과 설계 방법에 대해 배울 수 있었습니다. 또한 JPEG 알고리즘을 Verilog HDL로 구현함으로써 하드웨어적인 감각도 키울 수 있었습니다. 
  • 가격 3,000원
  • 등록일 2007.06.29
  • 파일종류 한글(hwp)
  • 직종구분 전문직
Verilog 및 VHDL을 활용한 RTL 설계 경험이 있으며, FPGA 프로젝트에서 FIR 필터 및 영상 처리 모듈을 설계한 경험이 있습니다. 3) 반도체 설계 엔지니어로서 해결해야 할 가장 큰 도전 과제는 무엇이라고 생각하십니까? 답변: 공정 미세화로 인한 전
  • 가격 4,000원
  • 등록일 2025.03.20
  • 파일종류 한글(hwp)
  • 직종구분 일반사무직
로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다. 이후 직접 설계한 SRAM에 기계어 파일을 넣어주는 과정을 Testbench에서 진행하였고, 타이밍도를 분석하며 적은 clock으로 계산된 것을 확인하였습니다. [직무 관련 경험] 자신
  • 가격 2,500원
  • 등록일 2025.04.04
  • 파일종류 한글(hwp)
  • 직종구분 무역, 영업, 마케팅
소자에 중점을 두고 있습니다. 대학에서 전자공학을 전공하며 다양한 회로 설계 관련 과목을 수강하여 이론적 기초를 다졌습니다. 특히, SPICE 및 Verilog와 같은 도구를 활용하여 실제 회로를 설계하고 시뮬레이션하는 경험을 쌓았습니다. 인턴
  • 가격 3,000원
  • 등록일 2025.04.07
  • 파일종류 한글(hwp)
  • 직종구분 기타
심분야 [200자] 정보과학을 전공하며 임베디드 소프트웨어 전반에 걸친 지식을 쌓을 수 있었습니다. 무선통신센서네트워크를 통한 센서 및 모터 제어기술, Verilog HDL을 이용한 반도체 설계에 관심을 두고 공부하며 SW개발자로서의 역량을 기를
  • 가격 1,900원
  • 등록일 2013.08.25
  • 파일종류 한글(hwp)
  • 직종구분 일반사무직
top