|
.
참고자료
MyProtor를 이용한 디지털 논리실험, 강병익 양세양 공저, 한성출판사, 2000, p.3~4 p.109~113
전자회로의 기초, 강중순 외 3명 저, 북스힐, 2002, p.237~239 1. 실험 목적
2. 질문
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) XOR 게이트
|
|
|
도 무방함). 그리고 출력 , , , 가 모두 논리 0이 되는지 확인하여라.
2) 로직 펄서(싱글 펄서) 2를 인가하여 표 17-4을 완성하여라.
그림 17-4 존슨 카운터 실험회로
표 17-4 존슨 카운터 출력상태
CP인가 수
Q4
Q3
Q2
Q1
CLR
0
0
0
0
1
0
0
0
1
2
0
0
1
1
3
0
1
1
1
4
|
|
|
RS=\'11\')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다. 결국 RS 플립플롭에 토글 기능을 합친 플립플롭이다.
입력 JK가 논리 입력 00, 01, 10은 RS 플립플롭과 같고, JK=11일 때, Q는 반전된다.
JK플립플롭의 진리표
JK플립플롭 파형도
|
|
|
회로를 꾸몄다. 이상적인 경우 스위치를 닫게 되면 우리가 예상한 대로 스위치를 연결하기 전까지는 0의 상태, 스위치 연결 후에는 1의 논리를 갖는 계단 형태의 출력신호가 발생할 것이다.
하지만 약간 놀랍게도 실제로는 완벽하게 그렇게 되
|
|
|
논리값에는 영향을 주지 않으므로 이를 잡음여유라고 한다. 잡음여유가 크다는 것은 디지털회로가 잡음에 대하여 그만큼 안정된 동작을 할 수 있다는 것을 의미한다.
위의 그림과 같이 low level의 출력전압 VOL.max(TTL의 경우 0.4V)는 입력단에서
|
|
|
회로를 구성하고자 한다. 아래 표를
완성하시오.(Qn+1과 T부분을 채우시오)(2점)
J
K
Ｑn
Ｑn+1
T
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
(2) 카르노도를 사용하여 간략화된 T의 부울식을 구하시오.(단, 논리 회로는 NAND 게이트와
T-FF만을 사용하여 JK-FF
|
|
|
논리 회로의 설계에 따라 설계할 수 있으며, 동기 카운터에서는 카운터의 동작시 플립플롭의 전파 지연 시간이 매우 중요하게 작용한다. 비동기와 마찬가지로 여러 가지 형태의 비트 카운터가 있지만 2비트 동기 2진 카운터만을 예를 들기로
|
|
|
회로를 구성하여 플립플롭의 기능을 알아보는 실험이었다.
첫 번째 실험은 래치의 기본 동작을 알아보는 실험이었다.
세 번째 실험은 RS플립플롭을 디지털 논리소자 7402로 구성하여서 예상된 결과가 나왔다. 처음에 R=1이 들어가면 상태를 0
|
|
|
회로를 그려서 BCD 덧셈에 대해서 나타내려 하니 어려웠습니다. 회로도에서도 마치 C언의 if 문과 같은 역할을 하는 논리 게이트를 구연해보니 신기하였습니다.
우선순위 Encoder 같은 경우에 그리 어려운 내용이 아니 여서 금세 마무리 할 수 있
|
|
|
논리의 코어를 생성한다. (회로도).
(2) 링 카운터와 존슨 카운터의 동작 특성을 서로 비교하라.
링 카운터
임의의 시간에 하나의 플립플롭만 세트되고, 나머지 플립플롭은 모두 클리어되
는 순환식 시프트 레지스터. 단일 비트가 한 플립플롭
|
|
메뉴펼치기
