|
비트시와 5비트시의 율격 비교, 대한영어영문학회, 2000
박승진, 지정 레지스터 수 증가 최소화와 노드 병합을 이용한 레지스터 할당, 홍익대학교, 2004
박한주, 64비트 환경에서 메모리 테스트 영역 확장을 위한 프로그램 재배치 기법, 단국대
|
|
|
디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=wxyz
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
(7)simulate and anal
|
|
|
비트 타이머)
모드 0은 타이머 1을 13비트 타이머로 설정하는데, 이는
TxH 레지스터 8비트와
TxL 레지스터의 아래쪽 5비트로 만들어진 32분주기로 구성된다. TxL 레지스터의 상위 3비트 무시한다.
TxL레지스터의 아래쪽 5비트인 32분주기의 넘침이 TxH
|
|
|
비트들에 Index값 만을 변환시켜주는 즉 각각의 비트의 위치를 바꿔주는 순열 변환을 하여 준다.
2.Shift(LS-1)
순열 변환이 이루어진 10비트 값을 좌측부터 5비트씩 2부분으로 나누어 각 부분의 5비트를 개별적으로 1비트씩 좌측으로 순환 이동
|
|
|
1.1 명령어의 길이가 16비트인 컴퓨터에서 연산 코드가 5비트이고 오퍼랜드가 11비로 구성되어있다.
(1) CPU가 수행할 수 있는 연산의 종류는 최대 몇 가지인가?
[풀이]연산 코드가 5비트 이므로 25=32
총 32가지의 연산이 가능 하다.
(2) 오퍼랜드
|
|
메뉴펼치기
