|
증폭기의 출력임피던스가 된다.
이 실험에서는 입력과 출력신호 둘다 찌그러짐이 없는 상태에서 실시해야 되는데 실험에서
출력신호에 찌그러짐이 조금 있었고, 이는 캐패시터와 트랜지스터의 영향으로 출력이
일그러지는 것 같았다. 그래
|
|
|
증폭기의 교류 이득을 계산하여 기록한다.
9. 음성 신호 발생기의 출력을 그대로 둔 채, C3을 회로에서 제거한다.
10. 과정 7과 8을 반복한다.
11. RE를 단락시킨다.
12. 과정 7과 8을 반복한다.
<입력 임피던스>
13. 오른쪽과 같은 회로를 구성한
|
|
|
실험회로 1-1 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이션 값
31
31.086
4.75V
4.742
5mA
5.068
■ 모의실험회로 1-2 : NPN BJT 공통 이미터 증폭기 회로
- 모의실험 결과 그래프 및 표 :
이론(계산)값
시뮬레이
|
|
|
임피던스를 측정할 때, 출력단은 개방되어 있고, 출력 임피던스를 측정할 때, 입력 전압원은 단락, 입력 전류원은 개방되어 있음에 유의해야 한다.
Chapter2. 실험 결과 (시뮬레이션)
PSpice 모의실험 - CH.4 소신호 공통 이미터 증폭기
PSpice를 통해
|
|
|
CE Amplifier 증폭률 = (6.5609 - 6.4423)/ 0.0048 = 24.71
● 셋째 단 CE Amplifier 증폭률 = (13.920 - 5.8348) / 0.1395 = 57.96
총 이득 = CC증폭기 X CE증폭기 X CE증폭기
= 0.96 X 24.7 X 57.96 = 1374.9
⇒ 출력전압파형
ㄴ. 입력저항 측정
입력전류 = 920u / 22k = 0.41uA 입력저항 = 0.0
|
|
 |
13∼117 January 2008 國文抄錄 ⅱ
제 1 장 서 론 1
1.1 설계 배경 1
제 2 장 본 론 2
2.1 구조 및 동작원리 2
2.2 등가회로 분석 3
2.3 실험장치 구성 및 방법 11
2.3.1 실험장치 구성 11
2.3.2 실험 방법 12
2.4 분석 사항
|
|
메뉴펼치기
