|
1. 실험 과정 및 결과
◎ 사용한 기자재 및 부품 : DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 브레드 보드, 전선, 2.4kohm 저항 1개, 22kohm 저항 2개 등.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2021.02.01
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다. 1. 실험 결과
2. 비고 및 고찰
|
- 페이지 6페이지
- 가격 2,000원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자공학 > 반도체 > 트랜지스터 > FET]
http://www.ktword.co.kr/word/abbr_view.php?m_temp1=4235&id=1341&nav=2&m_search=FET%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출
|
- 페이지 14페이지
- 가격 1,800원
- 등록일 2022.04.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
PRENTICE HALL Robert L.Boylestad Louis Nashelsky Ⅰ목적
(1) JFET 증폭기의 바이어스 회로를 고찰한다.
(2) FET 소오스 접지 증폭기의 특성을 조사한다.
(3) FET 드레인 접지 증폭기의 특성을 실험한다.
Ⅱ이론
(1)바이어스 회로
(2) 접지방식에 따른
|
- 페이지 10페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로에서 부하저항 RL 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 에 의해 분자의 값이 증가함으로 전압이득은 증가한다.
5. 그림 22-1의 공통소스 증폭기의 동작은 바이폴라 트랜지스터의 어느 것과
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2009.06.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|