|
+ 1.55 +
(3)에서 세운 2개의 식을 이용하여 loop 전류 를 구하라.
① = ( 1.02 )[mA]
② = ( 0.51 )[mA] [예비 Report] -2 pages
1. 실험 목적
2. 실험 기구
3. 배경 이론
-Kirch Hoff's Voltage Law
-Solution
[결과 Report]- 3 pages
1. 실험 Data
2. 결론 및 정리의 증명
|
|
|
회로와 같이 정육면체 한 변의 저항이 r[] 일 때, 값을 구하라. =
① ② ③④
-------------------------------------------------------------------- [예비 Report] -2 pages
1. 실험 목적
2. 실험 기구
3. 배경 이론
1)Kirch Hoff's Current Law (키르히 호프 전류 법칙)
2)
|
|
|
실험이다. 각 베이스 전류에 대해 VCE를 변화시키며 IC를 관찰한다. 회로 연결은 옆과 같다. 베타 측정 실험 회로에서 컬렉터에 연결된 저항들을 제외한 것과 동일한 회로이다.
1. CH1 DC 1.5V, CH2 DC 0V인 상태에서 5kΩ 가변저항을 조절하여 베이스
|
|
|
실험방법
<실험 부품 및 장비>
DC Power Source, Multimeter, 1kΩ 저항, 10kΩ 저항, 0.1uF 커패시터, HEF4007UB
<실험 과정 - Vt 측정>
1. HEF4007UBP를 이용하여 옆의 회로를 꾸민다.
2. VDD를 10V로 고정시킨 후 VGG를 조절하여 VGS를 0V부터 5V까지 0.4V씩 증가
|
|
|
회로를 구성한다. 실험조교에게 회로를 확인받은 후, 회로에 전원을 인가하고 전원 공급기의 출력을 설계전압으로 맞춘다. 회로 내의 모든 전류를 측정하여 기록한 뒤, 스위치를 개방하고 전원을 차단시킨다. ◇ 실험 목적
◇ 이론적 배
|
|
|
회로 구성시 사용하는 소자에 따른 전압 손실도 원인으로 볼 수 있다. 회로가 복잡해질수록 회로 중간 소자에 의해서 전압이 손실되는 경우들이 많다. 이번 실험에서 쓰인 OP-AMP는 접지단자, 바이어스 단자, 입・출력 단자, 그리고 저항 등
|
|
|
측정기기의 내부 저항과 회로 내부의 저항에 의해 발생하였다. 특히, C-D구간과 D-E구간에 걸린 저항값은 4700 이지만 각 구간에 걸린 측정전압은 서로 다르므로 이 오차는 회로 내부의 저항과 실험자의 부주의에 의해 발생하였음을 확인 할 수
|
|
|
실험을 반복한다.
② 비반전 증폭기
1. 회로를 왼쪽과 같이 개조한다. 정현파 발생기와 전원은 그대로 둔다.
2. 표의 각각의 RF와 RR에 대해서 요구되는 데이터를 측정한 후 기록한다.
③ 반전 가산기
1. 그림의 회로를 구성한다.
RF = R1 = R2 = 10kΩ
|
|
|
실험 과정 - 드레인 특성(게이트 제어)>
1. 오른쪽 그림은 3N187의 단자를 밑면에서 본 것이다. 이를 참고로 아래의 회로를 구성한다. VDD는 0V로, VGG는 -0.8V로 조정한다.
2. VGS = -0.8V 및 VDS = 0V일 때 ID를 측정해서 표에 기록한다.
3. VGS = -0.8V로 유지
|
|
|
측정하여 표에 기록한다.
⑤ 표의 입력에 따른 출력신호의 형태를 타이밍도에 나타낸다.
(2) 실험 2. 전가산기의 실험
아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기록한다.
실험 1의 ①~⑤과정을 반
|
|
메뉴펼치기
