• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 1,350건

게이트 1개 7408 (Quad 2-input) OR 게이트 1개 7432 (Quad 2-input) 기타재료 및 도구 리퍼, 롱노즈, 배선, 스트리퍼 등 ` 5. 참고 문헌 (1) 인하대 e-class 정보통신기초설계/실습1 강의자료실 실험8. 부울대수의 정리 (2) 디지털 논리설계 3rd Edition.최종필 외 6
  • 페이지 10페이지
  • 가격 2,000원
  • 등록일 2015.02.06
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
실험의 Boolean equation을 드모르간의 법칙을 통해 간단히 나타낼 수 있었다. 참고로 드모르간의 1법칙과 2법칙은 다음과 같다. 드모르간의 제 1법칙 : (A+B)' = A'B' 드모르간의 제 2법칙 : (A·B)' = A'+B' 5. 예비보고서 (4)에서 구성한 XOR gate의 입출
  • 페이지 12페이지
  • 가격 5,000원
  • 등록일 2009.01.08
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
. 또, A.O.I게이트를 이용하여 입력선택을 할 수 있다는 것도 알게 되었지만 시험기간에 과제를 수행해서 평소보다 많은 신경을 쓰지 못한 점은 조금 아쉽다. 다음 보고서부터는 이번에 많이 못한 만큼 더욱 잘 하도록 노력해야겠다. 
  • 페이지 5페이지
  • 가격 1,000원
  • 등록일 2007.12.31
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
11, 74HC32, 74HC86 (보고서 맨 끝에 참고자료) 전압계 또는 오실로 스코프 4. 실험방법 실험 1 3-input AND gate 구성 위 회로를 구성하고, 출력 결과를 토대로 Truth table을 작성하라 3-input OR, NAND, NOR gate에 대해 반복 수행하라 실험2 위 회로를 구성한 후 Tr
  • 페이지 7페이지
  • 가격 9,660원
  • 등록일 2014.05.27
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
실험은 3개의 gate만 이용하는 실험이었기 때문에 간단하게 할 수 있었다. 3. 결과물 (1) 그림 1과 같이 2-input AND gate를 2개 이용하여 3-input AND gate를 구성하고 각각의 입력에 대한 출력의 결과를 토대로 truth table을 작성하라. INPUT OUTPUT A B C AND OR NOR
  • 페이지 15페이지
  • 가격 3,000원
  • 등록일 2011.09.11
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음

논문 3건

두께에 대한 온도 분포를 보여 준다. ◈REPORT 스킨용기 사출성형 해석 (산학협동과제 보고서) -3조- 학번: 이름: 학번: 이름: 담당: 제출일:2008.12.10 1. 제품형상 및 격자형상 2. Modeling 작업 수행 1) CATIA 모델링 작업 3.해석 준비
  • 페이지 11페이지
  • 가격 4,000원
  • 발행일 2009.07.17
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
-responsive transcriptional induction of urease in helicobacter pylori. Infect. Immun. 70, 2846-2852. 19. Weeks, D.L., Sachs, G., 2001. Sites of pH regulation of the urea channel of Helicobacter pylori. Mol. Microbiol. 40, 1249-1259. 20. Weeks, D.L. Eskandari, S., Scott, D.R., Sachs, G., 2000. A H
  • 페이지 23페이지
  • 가격 3,000원
  • 발행일 2011.10.23
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자
16 ~ p.17 2003. <6> 최 평 Pspice 기초와 활용 - 북두 출판사 2000 p.477 ~ p.479 VCO . <7> 윤 정 배, “두 개의 DLL을 이용한 pulse shrinking delay line 제어회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실. <8> 류 영 수, 락킹
  • 페이지 28페이지
  • 가격 3,000원
  • 발행일 2010.02.22
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자

취업자료 10건

101 ? 통계분석 도구 소프트웨어에 대한 대학원 학위과정 입시문제 112 ? 학위과정 입시지원자 전기전자공학분야 연구능력검증 기출면접문제 118 ? 논문작성 연구보고서 작성능력 검증 기출문제 125 ? 논문 작성을 검증하는 문제 134 ? 기출문
  • 가격 9,900원
  • 등록일 2024.09.14
  • 파일종류 아크로벳(pdf)
  • 직종구분 기타
11. The following diagram shows the basic interlock logic sequence. Explain how the logic works and describe dependent on input signal A and B. Also, write a logic table and describe it by using a logic gate. (R1 ~ R7 is nothing but just a path of electrical signal. For example, you can describe el
  • 가격 9,500원
  • 등록일 2015.10.08
  • 파일종류 한글(hwp)
  • 직종구분 기타
not achieve your goal. 지원자는 지원자의 목표를 달성하지 못했던 때에 대해 말해보세요. What do you do when you have a problem with a colleague? 지원자는 동료와 문제가 있을 때 어떻게 합니까? What have you done during your career that you are most proud of? 지원자가
  • 가격 10,000원
  • 등록일 2023.08.13
  • 파일종류 아크로벳(pdf)
  • 직종구분 기타
1일차 Static1 공정개선을 제안했습니다. 측정데이터로 상관관계분석, 원가상승 대응안을 수립해 통계적 사고력을 다졌습니다. 또 risk point 선정, 개선검증 실험으로 공정개선하는 공정기술엔지니어의 역할을 배웠습니다." 1. 삼성전자를 지
  • 가격 2,500원
  • 등록일 2025.04.04
  • 파일종류 한글(hwp)
  • 직종구분 산업, 과학, 기술직
꾸준히 하고 있습니다. 하루하루를 보람 있고 최선을 다하면서 꾸준한 자기 계발과 능력을 키우며 제가 하고 있는 분야의 전문가가 되고 싶습니다. 1.성장과정 2.학창시절 3.성격의 장단점 4.경력 및 경험, 특기사항 5.입사 후 포부
  • 가격 2,000원
  • 등록일 2015.01.28
  • 파일종류 한글(hwp)
  • 직종구분 산업, 과학, 기술직
top