|
실제 증폭율과 차이를 보일 수 있음)
Schematic(반전 증폭기)
Vi1, Vo1,
Schematic(비반전 증폭기)
Vi2, Vo2
Schematic(단위 이득 플로어)
Vi3, Vo3
Schematic(가산 증폭기)
Vi4, Vo4
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현
|
- 페이지 18페이지
- 가격 1,800원
- 등록일 2022.04.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로 구성(C=0.01μF)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
능동 저역 통과 필터 차단 주파수 :
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 주파수, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 전압이득이 0.707의 값을 가
|
- 페이지 10페이지
- 가격 4,000원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
해야겠다. 1. SMPS 제어 회로 설계
2. 오차증폭기
*오차증폭기전달특성
3.비교기
4. Buck컨버터 & PWM 제어기 설계
(1)인덕터의 설계
(2)커패시터의 설계
(3)저역통과필터
(4)오차증폭기
(5)비교기
(6)부하저항에 따른 출력전압
5.고찰
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2011.01.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
증폭기 -------------------------------p.6
(4) 2단 CMOS 연산 증폭기 ----------------------p.6
2. 본론
(1) 2단 CMOS 연산 증폭기 설계 요구사항-----------p.14
(2) PSPICE를 이용한 2단 CMOS 연산 증폭기 설계----p.15
3.결론
(1) 결과파형----------------------------
|
- 페이지 18페이지
- 가격 3,000원
- 등록일 2009.02.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
일 때 520Hz [C5(도)]>
<R=8.6 일 때 580Hz [D5(레)]>
<R=7.8 일 때 640Hz [E5(미)]>
<R=7.2 일 때 690Hz [F5(파)]>
<R=6.3 일 때 780Hz [G5(솔)]>
<R=5.6 일 때 870Hz [A5(라)]> 1. 목적
2. 이론
3. 예비 과제
4. PSpice 시뮬레이션
5. 설계
|
- 페이지 13페이지
- 가격 2,000원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|