|
회로
⓶ 7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로
⓷ 7486 IC, 7432 IC, 7408 IC을 사용해서 구현한 전가산기 회로
⓸ 7486 IC, 7432 IC, 7408 IC, 7404 IC을 사용해서 구현한 전감산기 회로
⓹ 7483 IC을 사용하여 사용한 가산기 회
|
|
|
전감산기
IC 7483은 MSI 4비트 2진 전가산기이다.
다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인한다.
그림 8-6의 Select 단자는 add 또는 subtract를 선택하는 단자임에 유의하시오.
표 8-6E와 표 8-7E의 2진수를
|
|
|
전감산기
전감산기(FS : full subtracter) : 두 자리 이상의 2진수를 계산할 수 있는 회로입니다.
입력 변수를 피감수는 A, 감수는 B, 아랫자리에서의 빌림수를 C라 하고, 출력은차 D와 현재 자리에서 발생한 빌림을 Bn이라 하면 진리표는표 4-9와 같다.
|
|
|
회로이다.
A
B
C
D
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
S =
AB' + A'B
=
A XOR B
C =
A'·B
그림 3-47 반감산기 회로도
(4) 전감산기
두 자리 이상의 2진수를 계산할 수 있는 회로이다.
전감산기 진리표
A
B
C
D
Y
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
|
|
|
전감산기를 구성하여 그 결과를 비교 검토하라.
- 예비 보고서 문제 3에서 구성한 전감산기의 조합회로는 아래와 같다.
- 빵판에 다음과 같은 회로를 구성한다.
(NOT gate와 AND gate로 OR gate의 기능을 하는 조합회로를 만드는 방법은 위에서
설명
|
|
메뉴펼치기
