|
회로를 간단하게 했다. 그리고 전체 전류를 또한 구할 수 있었다. 그리고 직렬회로에서는 전압분배가 일어나므로 각 저항에서의 단락되는 전압을 구할 수 있었고, 옴의 법칙으로도 똑같은 답을 얻을 수 있었다.
두 번째 회로에서도 첫 번째
|
|
|
경우 합성 저항을 어떻게 구하는가?
3) 전압분배칙과 전류분배칙은 무엇인가?
4) KCL과 KVL이란?
4. 실험
(1) 옴의 법칙 실험
(2) 저항의 직렬 및 병렬 연결일 경우 합성 저항 실험
(3) KVL 법칙 실험
(4) KCL 법칙 실험
5. 고찰
6. 실험후기
|
|
|
전류에는 더 이상 영향을 미치지 못한다.
공통 소스 증폭기 회로도
공통 소스 증폭기 시뮬레이션 1. 목적
2. 이론
(1) 증폭기로서의 FET
(2) 공통-소스 증폭기
(3) JFET의 바이어스
(4) 전압분배기와 소스 바이어스
3. 공통 소스 증폭
|
|
|
분배 법칙을 이용하여 IT값을 구하시오.
3) 위의 회로에서 소비되는 총 전력을 구하시오.
P = ( )RT = ( 25 ) × 568.9655 = ( 14.2 ) × 10-3 = ( 14.2 ) mW
4) KCL의 적용한 식을 쓰시오.
5) 전류가 IT=20mA가 되도록 전압 Vs를 측정하시오.
(실험은 못했습니다)
옴의
|
|
|
.29 mA + 0.86 mA + 2.84 mA = 5 mA
측정값 : 1.26 mA + 0.78 mA + 2.86 mA = 4.9 mA (오차 0.1 mA)
3) 위의 회로에서 소비되는 총 전력을 구하시오.
4) KCL을 적용한 식을 쓰시오.
5) 전류가 It = 20mA가 되도록 전압 Vs를 측정하시오.
Vs = 11.1V
6) 전류분배법칙을 이용하여 It
|
|
|
회로와 같이 되는가?
(a) 다이오드 전압이 제너전압보다 작을 때
(b) 다이오드 전압이 제너전압보다 클 때
⇒ 제너다이오드에 인가되는 역방향 전압(VR)이 제너전압(VZ)보다 작을 때에는 이론상으로는 전류가 흐르지 않는 개방회로가 되고 실제
|
|
|
회로에 대한 부울대수 식을 쓰시오.
3. 표 3-2-2의 데이터를 살펴보면 연결 안된 입력이 논리 1 또는 논리 0 중에서 어떤 값으로 고려되는가 (정논리) ?
4. 실험 3에서 각 단의 전압과 전류의 변화가 있었는가?, 만약 있었다면, 그 이유에 대해서 쓰
|
|
|
전류 : I_2/( I_1+I_2 ) X〖 I〗_T
관련 이론 ( 옴의 법칙 )
1. 저항은 전압에 비례하며, 전류에는 반비례한다.
2. 전류는 전압에 비례하며, 저항에는 반비례한다.
3. 전압은 전류와 저항에 비례한다.
관련 이론( 직렬 회로 )
1. 전류의 경
|
|
|
전압분배 법칙에 의해서
Vr = 5∠0*(1000/ 2276.94∠-44.35°) = 2.20∠44.35°
VL = 5∠0*(628.32∠90°/ 2276.94∠-44.35°) = 1.38∠134.35°
Vc = 5∠0*(1591.54∠-90°/ 2276.94∠-44.35°) = 3.50∠-45.65°
=5sin(6283.2t) ⇒ 5∠0˚
와 Vc 의 위상 차이는 45.65°이다.
위 계산에서 알 수 있
|
|
|
전류 전원이 와 의 병렬 저항을 구동하고 있다. 따라서 이다. 는 입력 쪽에서 구할 수 있다. 즉, 는 저항에 흐르는 전류이다. 회로에서 에 걸리는 전압 는 (전압-분배 공식에 의해)
이다. 따라서
이고
이다.
전압 이득 는 다음과 같이 표현된다.
|
|
메뉴펼치기
