|
증폭기의 직류 해석에서는 이들 커패시터를 개방 회로로 대체해야 한다. 2번 그림은 1번 그림을 변형한 그림이다.
여기서 베이스-이미터 접합의 전압 강하는 VBE=0.7V로 가정 했다. 1. 목 적
2.예비지식
1) 직류해석
2) 소신호 해석
3.
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
증폭기의 바이어스 전류 IEE를 구하라.(단, 트랜지스터의 VBE = 0.7V 이다) 1. 목적
2.예비지식
a. 대신호 동작
b, 소신호 동작
c. 정전류 전원
3. 준비
3.1 대신호 동작
3.2소신호 동작
4. 기기 및 부품
5. 실험
5.1 대신호 동
|
|
|
실험 방법 4.1과 4.2를 PSPICE로 시뮬레이션하고 전압 이득, 3-dB 하한 주파수와 3-dB 상한 주파수를 구하라. 이 결과를 1) ~ 4)에서 구한 이론적인 값과 비교하라.
PSPICE 시뮬레이션을 통해 계산한 전압 이득 =-7.41 이고 예비보고사항 2)에서 계산한 전
|
|
|
차이를 보일 수 있음)
그림 4-4
Schematic
Vo
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로실험 제9판 - 원리와 응용]
David M. Buchla 저 | 도서출판 ITC
|
|
|
실험을 통해 알수 있었다.
< 5. 참 고 문 헌 >
- FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011. < 1. 설계부품 >
< 2. 설계 준비 사항 >
< 3.
|
|
|
회로 구성에는 몇 번을 확인해 봐도 이상이 없었지만, 이러한 오차가 발생한 이유는 아무래도 브레드 보드의 문제거나, CA3046 소자에 이상이 있어 이러한 값이 나타난 것 같다. 이번 실험에서는 저번 실험과 다르게 예비보고서에서 실행한 시
|
|
|
회로가 증폭기로서 동작할 때 전압이득은 얼마인가?
(a) -10 (b) -1
(c) 1(d) 10
⇒ 회로가 증폭기로서 동작할 때는 Rf/Rs의 전압이득을 가지고 증폭기로서 동작하므로, -22㏀/2.2㏀=-10의 전압이득을 가지게 된다
3. 그림 31-1B의 회로가 적분기로서 동작
|
|
|
증폭기에서 슬루율은 무엇을 제한하는가?
(a) 입력임피던스(b) 동상신호제거비(c) 전압이득(d) 주파수응답
⇒ 연산증폭기에서 슬루율을 측정할시 증폭기의 폐회로이득이 1인상태에서 측정해야 하므로 결국 전압이득을 제한하는 것이다.
5. 그림
|
|
|
회로에서 부하저항 RL 증가하면 전압이득은 어떻게 변하는가?
(a) 증가한다. (b) 감소한다. (c) 변동이 없다.
⇒ 에 의해 분자의 값이 증가함으로 전압이득은 증가한다.
5. 그림 22-1의 공통소스 증폭기의 동작은 바이폴라 트랜지스터의 어느 것과
|
|
메뉴펼치기
