|
실험. BJT 차동 증폭기
1.Orcad 결과
<차동쌍의 컬렉터 전류 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 차동 출력 전압 대 차동 입력 전압 특성>
-회로-
-파형-
<차동쌍의 입력 및 출력 전압 파형>
-회로-
-파형-
<차동쌍의 입력
|
|
|
실험결과분석 : 555timer를 이용하여 PWM 파형을 볼 수 있었던 실험이였다.
이 실험은 주기와 Duty Ratio, 캐패시터만 설정하면 회로에 쓰이는 R_a,R_b를 계산식으로 구할 수 있다. 실험을 하면서 설정한 값들은 다음과 같다.
≪ … 중 략 … ≫
|
|
|
실험결과분석 :
≪ 표 - 그림 파일 ≫
기본 회로를 구성하고 각각의 point에서의 파형과 output의 파형을 찍어 위상차가 얼마나 발생하였는지 구해 보았다. 첫 번째 TP1에서는 파형을 통해 구한 위상차는
69.545° 이론값을 이용하요 구
|
|
|
실험결과
1) 실험 1 : 맥박 측정기(Hardware)
≪ 사 진 ≫
≪ 그 래 프 ≫ ≪ 그 래 프 ≫
≪ 그 래 프 ≫ ≪ 그 래 프 ≫
실험결과분석 : 회로도는 센서부 -> 2차 HPF -> 2차 LPF -> 증폭기(911배) -> 2차 HPF ->
|
|
|
실험은 윈-브리지 발진기에 대한 실험이었다.
매번 실험 때마다 함수 발생기를 사용해서 발진 파형을 사용했는데 발진 파형을 회로를 구성해서 생성 해내는 실험이었다.
이론 값 , 실험 값 , 시뮬레이션 값이 틀렸지만 실험에는 언제나 오차가
|
|
|
실험이다. 각 베이스 전류에 대해 VCE를 변화시키며 IC를 관찰한다. 회로 연결은 옆과 같다. 베타 측정 실험 회로에서 컬렉터에 연결된 저항들을 제외한 것과 동일한 회로이다.
1. CH1 DC 1.5V, CH2 DC 0V인 상태에서 5kΩ 가변저항을 조절하여 베이스
|
|
|
실험방법
<실험 부품 및 장비>
DC Power Source, Multimeter, 1kΩ 저항, 10kΩ 저항, 0.1uF 커패시터, HEF4007UB
<실험 과정 - Vt 측정>
1. HEF4007UBP를 이용하여 옆의 회로를 꾸민다.
2. VDD를 10V로 고정시킨 후 VGG를 조절하여 VGS를 0V부터 5V까지 0.4V씩 증가
|
|
|
, 1N4154 또는 대치품
기타 : SPST 스위치, 5000Ω 2W 전위차계
<실험 과정>
<바이어스 안정화>
1. 오른쪽과 같이 회로를 구성한다.
2. S1을 닫고, 컬렉터 회로의 전류 IC를 측정하여 기록한다. VBE, VE, VCE도 측정하여 기록한 후 IE를 계산한다.
3.
|
|
|
실험
① 연산 증폭기의 이득
위는 pspice 회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이다. (실제 실험에서는 점진적으로 증가시키나 동작 성향을 파악하기 위해서 고정값을 설정하였다)
RR과 RF의 비가 1:1이므
|
|
|
실험의 경우 시뮬레이션 결과에서 도출할 수 있는 AV값이 1 이하가 나왔다. 이는, 증폭기의 설계 의도에 맞지 않는 결과이다. (출력 전압이 입력 전압에 비해 오히려 적으므로) 대체한 MOSFET의 문제인지, 회로 설계의 문제인지 등의 원인 발견을
|
|
메뉴펼치기
