|
4-1]과 같은 회로를 선택하였다. 이 회로는 Class B 회로에 DC 바이어스를 걸어준 것인데, 그 바이어스 크기가 이다.
[그림 4-2] 출력 전압 파형
[그림 4-3] 출력 전류 파형
[그림 4-2]와 [그림 4-3]을 보면 Class A output stage와 같이 전압과 전류의 파형이
|
|
|
력 전류의 곱으로 나타나는 소비 전력이다. 이 회로는 푸시(pushing)와 풀(pulling) 동작을 통해 신호의 긍정적 및 부정적 사이클을 각각 처리하는데, 이 때 두 트랜지스터가 동시에 동작하지 않아 낮은 소모 전력을 유지할 수 있다. 둘째, 트랜지스
|
|
|
회로를 SPICE 시뮬레이션을 통해 전류의 균형과 미러링 정밀도를 확인하고, 실제 회로와의 차이를 검토한다. 이러한 과정을 통해 Cascode Current Mirror의 설계 과정을 완성하게 된다. 1. 연구의 목표
2. 설계 실습 개요
2.1 단일 Current Mirror의 설
|
|
|
전자회로에서 어떤 부호계열의 신호를 다른 부호계열의 신호로 바꾸는 변환기.
여러 개의 입력 단자와 여러 개의 출력 단자로 이루어져 있으며, 어느 1개의 입력 단자에 “1”이라는 신호가 주어지면 그 입력 단자에 대응하는 출력 단자의 조
|
|
|
전자회로를 첨가한 것을 포함하여, 이화학용 정밀 소형저울에서 상업용 저울, 공업용 대형저울에 이르는 각종 저울이 있고, 이 저울들의 정밀도는 기계식 저울과 같은 정도(칭량의 1/105~1/103)이다. 1. 경도계 [硬度計, hardness tester]
2. 점도
|
|
|
전자회로에서 어떤 부호계열의 신호를 다른 부호계열의 신호로 바꾸는 변환기로서
\여러 개의 입력 단자와 여러 개의 출력 단자로 이루어져 있으며, 어느 1개의 입력 단자에 “1”이라는 신호가 주어지면 그 입력 단자에 대응하는 출력 단자
|
|
|
3. 실 험 과 정
4. 실 험 결 과 사항
5. 예비보고 사항 문제
6. 결과보고 사항 문제
7. 검토 및 논의
|
|
|
뺄셈기, 즉 2 Digit Adder-subtractor 회로를 설계하
고 제작하여 동작을 검증하는 실험이었다. 이 회로를 살펴보면 세 번째 실험회로
에 보수를 취하는 select(+ or -를 선택하는 INPUT)와 xor게이트를 덧붙인 것 이
었다. select값에 0을 취할 경우 회로를 덧
|
|
|
수 있는 대단히 중요한 정리이다.
첫 번째 회로를 구성할 때 우린 왼쪽에서부터 계산을 하는지 알고 회로를 구성하고 측정값과 계산값을 구하였다. 하지만 실험회로를 잘못 파악하여 다른조와 전혀 틀린 값을 가지게 되었다. 조교형이 회로에
|
|
|
를 사용하였고 커패시터 값이 2배 로 증가하였으므로 저항값은 반으로 줄어 750Ω을 사용하여 회로를 구성하였다.
위의 사진과 같이 회로를 구성하게 되면 오실로스코프에서 부분이 연결이 되어 커패시 터의 전압 값 Vc=0 이 되므로 실험회로 3-
|
|
메뉴펼치기
