|
회로를 구성하고 이론치 값을 구하는데도 크게 어렵지 않았다.무엇보다 전 실험 RL,C과도응답과, 주파수응답 실험에 연장선이라서 그리 어렵게 느껴지지 않은것 같다.
일단, 공진회로 실험에서 R의 값만 가지고도 회로에선 오버댐프, 언더댐
|
|
|
과시킨다.)
이론
< PSpice 모의실험 29-1 >
여기에 보인 반전 증폭기는 그림 29-5의 회로와 같다.
200us 동안 시간 영역(과도) 해석을 행하라. 다음에 요구하는 데이터를 구하고, 모든 질문에 답하라.
VIN과 VOUT의 Prove 출력을 구하라.
이들 신호의
|
|
|
과 CMRR을 측정하고자 한다.
2. 실험 기자재 및 부품
- DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 4개, 저항, 커패시터, 브레드 보드, 도선, FQP17P10(PMOS)(단, PSpice 모의 실험시 FDC6322CP) 4개 등. 1.실험개요
2. 실
|
|
|
린 접선의 기울기와 같기 때문에, 특성 곡선의 방정식인 쇼클리 방정식을 미분하면 이 된다.
따라서
PSpice 모의실험 25-1
모의실험에서 사용할 Pspice회로는 그림 25-1과 같은 것으로 우리는 이 증폭기의 주파수 응답을 구하고자 한다. 부하가 연
|
|
|
과 같은 식을 얻는다.
이러한 관계를 이용해 입력신호의 주파수에 따라 전달함수 H 및 출력신호의 크기와 위상을 조사하여 주어진 시스템의 주파수 특성을 알 수 있다.
◎ RC 교류회로(저역통과필터)
또한, 이득(Gain)은 이고
|
|
|
과 같이 정의할 수 있다.
직렬 공진회로에서 R=0이면 ideal한 직렬 LC 회로가 되고 이 경우 선택도는 무한대이다
◎ 병렬 공진회로
위 그림은 병렬 공진회로이다. 저항, 인덕터 그리고 커패시터의 등가 임피던스 Z는 다음과 같다.
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
있는 방법을 배웠다. 또한, 설계 실습을 통해 실제 회로에서 발생하는 다양한 변수와 제한 요소를 경험하면서 이론과 실제의 괴리를 줄일 수 있는 기회를 가졌다. 실습 결과, 실제 측정값과 이론적 예측값 간의 차이를 발견하였고, 이러한 차
|
|
|
RC를 회로의 시간상수(time constant)라고 하며 τ 라는 기호를 사용하여 나타낸다. 시간상수는 커패시터가 완전히 충전되어 평형 상태에 도달했을때의 전하량의 1 – e^(-1) 0.63배(63%)로 충전되는데 걸리는 시간이다. 충전과정은 기기의 스위치를
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
메뉴펼치기
