|
1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
제6장 순서논리회로
제7장 레지스터와 카운터
제8장 기억장치와 PLD
* 각 장별 출제예상문제 + 해설포함 *
|
|
|
1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
제6장 순서논리회로
제7장 레지스터와 카운터
제8장 기억장치와 PLD
* 각 장별 출제예상문제 + 해설포함 *
|
|
|
1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
제6장 순서논리회로
제7장 레지스터와 카운터
제8장 기억장치와 PLD
* 각 장별 출제예상문제 + 해설포함 *
|
|
|
1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
제6장 순서논리회로
제7장 레지스터와 카운터
제8장 기억장치와 PLD
* 각 장별 출제예상문제 + 해설포함 *
|
|
|
1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
제6장 순서논리회로
제7장 레지스터와 카운터
제8장 기억장치와 PLD
* 각 장별 출제예상문제 + 해설포함 *
|
|
|
컴퓨터구조
- 주어진 5문제 중 4문제를 선택하여 풀어 제출하시오.(A4 5p 이내)
1번 과제. 의 진리표를 작성하고 A, B 그리고 B, C를 각각 선택
선으로 했을 때 멀티플렉서(multiplexer) 블록도를 설계하여 도시하시오.
(4장 논리회로)
2번 과제. 4K ROM 1개
|
|
|
MUX 회로는 2레벨 AND-OR 구조이어서 단일 출력을 갖는 sum-of-products 형태의 조합논리회로 설계에 유용하게 사용될 수 있다. Dual MUX를 이용하여 전가산기를 구현하라.
- 1. 실험 목적
2. 사용기기 및 부품
3. 실험 내용
4. 연습 문제
|
|
|
컴퓨터와 비교할 수 없을 만큼 빨라진다.
- 참고 자료
차원용. [미래기술경영 대예측]. 굿모닝미디어, 2009
이재철, 반도체와 정보화사회, 시그마프레스, 1999
신종홍, 컴퓨터 구조와 원리, 한빛미디어, 2011
김상진, IC에 의한 디지털 논리회로, 연
|
|
|
2-2) Adder, And, OR, Subtraction, Less
2-3) MSB ALU
2-4) 32-bit ALU
2-5) Booth’s Algorithm 곱셈기
(3) MIPS Object Code를 통한 ALU Test
(4) 1-bit ALU & MSB ALU & 32-bit ALU & Booth’s Algorithm의 Flow Chart
4장 – Verification
5장 – Conclusion
* Referen
|
|
|
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력
|
|
메뉴펼치기
