|
통 클럭에 의해 트리거될 때, 래치의 출력이 직접적으로나 조합논리를 지나서나 자신 또는 다른 래치들의 입력이 될 수 없다.
플립플롭 회로는 공통 클럭에 의해 동작하는 순차회로의 일부로서 순차회로가 잘 동작하도록 설계되어야 한다.
|
|
|
플립플롭의 진리표를 참고하면서 올바른 결과값이 나오는지 확인하면서 실험을 하여 올바른 결과 값을 출력시킬 수 있었습니다.
실험 (7)은 SN7476 소자 (JK 플립플롭)를 이용하여 JK 플립플롭의 기능을 확인해보는 실험이었습니다. JK 플립플롭
|
|
|
확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계획서
(1) JK Master/Slave 플립플롭의 1’s catching에 대해 조사하라.
|
|
|
lel-Out)
실습 날짜 : 11월 15일
목적 : 4비트 병렬 레지스터의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
문제의 크기가 커짐에 따라 데이터를 저장할 때 플립플롭보다는 레지스터가 사용된다. 레지스터는 플립플롭을 모아서 같
|
|
|
JK 플립플롭, D 플립플롭, T 플립플롭 등으로 설계한다. 밑의 사진은 D 플립플롭 또는 T 플립플롭을 이용한 동기 카운터의 설계 과정이다.
3. 데이터시트
※ 이번에 사용한 소자는 74LS153, 74LS139A, 74LS73A입니다.
데이터 시트 분석
74LS153 소자는 멀티
|
|
|
실험 6. Bistable or flip-flop
1. 목적
Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다.
1. R-S 플립플롭의 동작원리를 이해한다.
2. D 플립플롭의 동작을 이해한다.
3. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다.
2. 실험 기기
|
|
|
플립플랍 : PGT에서 작동하는 플립플랍
- Negative edge triggered 플립플랍 : NGT에서 작동하는 플립플랍
⑩S-R 플립플랍, JK 플립플랍, D 플립플랍, T 플립플랍 4가지 종류의 작동방식을 살펴보자.
아래는 회로도와 시뮬레이션의 결과이다.
[점검문제 8.1
|
|
|
JK Flip-Flop을 이용한 비동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정하시오.
회로도
이론값
실제 실험 결과
※ S0 = 2분주 ※ S1 = 4분주
※ S2 = 8분주 ※ S1 = 16분주
결과분석
- 클록 펄스를 첫 번째 플립플롭에만 연결한 비동
|
|
|
플립플롭의 CLR에 0의 시그널이 전해지게 하여 리셋이 되는 것이다.
두 번째 실험은 T 플립플롭을 이용하여 12진 카운터를 제작하고 확인해보는 실험이었다. 이번 실험도 실험 1과 마찬가지로 T 플립플롭J-K플립플롭은 7476칩을 이용하여 회로도
|
|
|
동기(synchronous)는 서로 일정한 시간 관계를 가지는 시퀀스를 말한다.
카운터 동작으로 생각하면, 카운터 내의 플립플롭들이 공통의 클럭 펄스에 의해 동시에 모두 트리거됨을 의미한다.
즉, 동기식 카운터란 각 플립플롭에 들어가는 클럭을
|
|
메뉴펼치기
