|
플롭 회로와 게이트의 조합으로 구성
- 분류 : 동기 계수기(클럭 신호에 동기되어 모든 상태값이 변함)
비동기 계수기
○ 비동기 계수기(리플 계수기)
- 연속된 플립플롭 회로에서 앞에 있는 것의 풀력이 다음것의 입력으로 사용
- T나 JK
|
|
|
회로를 설계한다. 그 중 JK Flip-Flop을 사용한 Synchronous MOD 10 Counter, T Flip-Flop을 사용한 Synchronous MOD 12 Counter, 74LS161을 사용한 Synchronous MOD N Counter를 제작하고 동작을 확인한다.
4.Background
플립플롭회로 [flip-flop circuit]
[2개의 안정한 정기적 상태를
|
|
|
플립-플롭은 동시에 상태가 변화한다.
클럭 펄스가 입력된 후에 Q에서 원하는 변화를 얻기 위하여 클럭 펄스가 인가되기 전의 JK입력의 값을 정의하여 주는 것이 필수적이다.
- 만약 출력 Q가 0이고 클럭의 하강 에지 이후에도 0이길 원한다면 J
|
|
|
플립플롭 JK 플립플롭
Q Q(t+1)
D
0 0
0
0 1
1
1 0
0
1 1
1
Q Q(t+1)
T
0 0
0
0 1
1
1 0
1
1 1
0
D 플립플롭 T 플립플롭
12 다음 용어를 간단하게 설명하여라.
(1) 디코더 : n비트의 2진 입력을 받아 2개의 출력 중 하나를 선택하여 활성화시켜 주는 조합 논리 회로
(2)
|
|
|
회로가 기억해야 하는 상태는 0부터 5까지 총 6개임으로 최소 3개의 상태변수가 필요하다. 3개의 상태변수를 S2, S1, S0으로 표현하기로 하고, 플립플롭은 JK 타입을 사용하기로 하자. 카운터 회로의 출력변수는 상태변수 S2S1S0의 값이 그대로 출력
|
|
|
회로가 기억해야 하는 상태는 0부터 5까지 총 6개임으로 최소 3개의 상태변수가 필요하다. 3개의 상태변수를 S2, S1, S0으로 표현하기로 하고, 플립플롭은 JK 타입을 사용하기로 하자. 카운터 회로의 출력변수는 상태변수 S2S1S0의 값이 그대로 출력
|
|
|
플립플롭의 비동기 클리어입력들에 직접 연결되어 있다.
5. 참고 문헌
최신 디지털 회로 설계
이태원 임인칠 공저.
LOGIC AND COMPUTER DESIGN FUNDAMENTALS
PRENTICSE HALL 1. 실험 결과
2. 검토 및 보고사항
11. 동기계수기
1. 실험 결과
2. 검토 및
|
|
|
플립플롭을 사용한 존슨 카운터 실험회로를 결선하고 다음 실험에 따라 실험하 여라.
<Cp = 1khz (0~20ms) >
<Cp = 10Mhz (0~2us) >
▷ 시물레이션 과정 : 링 카운터를 하고 난 다음이라 그런지 몰라도 존슨 카운터는 쉽게 시물레이션이 되었다.
|
|
|
|
플립플롭 등 기본적인 디지털 소자들의 동작을 실습하면서, 이들을 조합해 더 복잡한 연산 회로를 설계하는 데 필요한 기초 기술을 습득할 수 있다. 넷째, 이러한 회로는 교육 현장에서 학생들이 디지털 회로의 개념과 설계 방법론을 배우는
|
|
|
을 통해 카운팅 원리와 디지털 회로 설계의 기초를 학습하였다. 이번 실험에서는 기본적인 D 플립플롭을 이용하여 카운터를 구성하고, Mod N 카운터의 동작을 관찰함으로써 이론과 실제 회로의 차이를 체험하였다. 실험 결과, 카운터가 예상한
|
|
메뉴펼치기
