|
회로를 설계하였다.in10Hz로 인해서 클럭이 들어오면 카운터가 수를 세기 시작한다. 여기서 QA는 최하위 비트이고 QD는 최상위비트이다. 0부터 9까지 수를 세면 로드에 의해 다시 신호가 0으로 바뀐다. 그러고 in10hz가 클럭이 10번 바뀌면 1번이 0.1
|
|
|
74LS14를 사용.
- 슈미트 트리거 이론은 이동통신의 기지국간에도 이용.
ReSET 회로 .
1. RESET 회로를 만들어보고, 리 1. 슈미트트리거
2. Reset회로
3. Latch 회로
4. Rs232와 Rs422비교
5. 74HC573과 74HC574에 대한 비교 분석
6. ADDRESS Decoder 분석
|
|
|
RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q\'
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
1
0
0
(2) NAND 게이트를 이용한 RS-Latch 회로를 구성하고 입력 R, S의 변화에 따른 출력을 측정하라.
R
S
Q
Q\'
0
1
1
1
1
1
0
1
1
0
0
1
1
1
0
1
0
0
1
1
(3) D 래
|
|
|
RS Flip-Flop
1. 다음 회로를 시뮬레이션하고 표를 작성하시오. (NOR 게이트)
실험 3-1 회로도
실험 3-1 시뮬레이션
이론값)
S
R
Q
Q\'
0
1
1
0
0
0
1
1
1
0
0
1
1
1
1
1
0
0
1
1
실험결과)
S
R
Q
Q 출력전압
Q\'
Q\' 출력전압
0
1
1
4.4V
0
0.6V
0
0
1
4.4V
1
4.4V
1
0
0
0.18V
1
4.4V
1
1
|
|
|
AVR MCU ? PC 간의 RS-232C 시리얼통신 실험
1) 실험개요
2) 부품리스트
3) 회로도
4) 소스코드
5) 실험결과
6) 원리 및 동작해석
2. AVR MCU ? MCU 간의 통신실험
1) 실험개요
2) 부품리스트
3) 회로도
4) 소스코드
5) 실험결과
6) 원리 및 동작해석
|
|
|
와 K는 SR 플리플롭의 S와 R에 해당
J = K = 1일 때 Q\'(t)를 출력
4) D 플리플롭
한 개의 입력을 가짐
D = 0이면 출력은 0, D = 1이면 출력은 1로 변화
단일 비트 저장용으로 유용함
5) T플리플롭
JK 플리플롭의 JK를 하나로 묶어서 T로 표시
T=0 이면
|
|
|
때 Ln에서 출력이 발생되는 것을 확인해 볼 수 있었다.
실험 5는 CLK이 1로 올라가는 순간 D가 1이라면 Q의 값이 0에서 1로 변화하는 것을 확인할 수 있었다. 1. RS latch
2. enable이 있는 RS latch
3. D latch
4. 1 chip D latch
5. edge triggered D flip-flop
|
|
|
off의 법칙을 써서 구하라.
-> 직렬회로는 전류를 구하고 키르니호프 전압법칙을 이용하여 Vs = I(Rs)에 대입하면 Rs를 구할 수 있다.
병렬회로에서는 키르니 호프의 전류법칙을 이용하는데 R1,R2,R3에 걸리는 전류를 각각 I1,I2,I3라 하면 Is = I1+I2+I3
|
|
|
회로도와 같이 PC와 RS-232 통신을 위해 정상적인 결선이 되었다면 다음과 같은 과정을 통해 FB155BC를 설정할 수 있다.
<중략>
이 상태에서 ATmega128 모듈의 Reset 스위치를 누르면 하이퍼 터미널 창에 “Bluetooth Communication Test”라는 문자열
|
|
|
Rs와 Rl의 값이 서로 같을 때 최대 전력을 얻을 수 있다. Ⅰ. 실험목적
Ⅱ. 테브난 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도구 및 장비
(3) 실습 및 결과
(4) 분석 및 고찰
Ⅲ. 노턴 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도
|
|
메뉴펼치기
