|
1. 목적
가. 기억소자의 기본 원리를 이해한다. 나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이들의 기본 동작, 회로 구성 및 기능표를 이해한다.
2. 이론 디지털 회로는 조합회로와 순차회로로 구분할
|
|
|
회로>
(3) 실험 3 : 4비트 좌측 시프트 레지스터
아래 그림과 같이 JK-FF를 이용하여 회로를 구성한다. CLR을 Low에서 High로 출력을
clear하고, 전체의 플립플롭이 reset되었는지 확인한다. CP를 순차적으로 인가해 가면서 지시된 점의 전압을 측정하
|
|
|
회로를 구성에 성공하였고 위의 결과를 도출해 낼 수 있었다. 이렇게 설계를 함에 있어서 각 소자의 사용법을 정확히 익힐 수 있었다. 이번 설계를 통하여 다양한 카운터를 설계할 기본적인 지식을 익힐 수 있었다.
- IC 응용 및 설계, 이영훈
|
|
|
플립 플롭이나 R-S 플릅 플롭 으로도 시프트 레지스터를 구성할 수 있지 않을까? 라는 추측도 해보 았다.
<자료> 74LS74, 74LS76의 핀 배열과 기능
J, K : DATA INPUT
CK : CLOCK INPUT
PR : PRESET(SET ALL Q=1)
CLR : CLEAR(SET ALL Q=0)
GND : GROUND
VCC : INPUT VOLTAGE(+5V)
D :
|
|
|
회로에서는 두개의 신호가 중첩되지 않는 중요한 특성을 갖음을 보았다.
.기본적으로는 NOR 로 구현된 RS 플립 플롭으로 인버터는 증폭에 사용되었다.
.결과에서 보듯이 양의 부분은 증폭 되지 않았다.
.
.
R 2.0 기본 SC 구조
R 2.1 등가 저항
.C1=100p
|
|
|
플립=플롭이 반응하기 때문에 에지트리거라고 부른다.
JK 플립-플롭
적은 시정수를 갖는 RC 회로는 구형의 CLK 펄스를 폭이 적은 스파이크 펄스로 변환시킨다. J와 K는 제어입력으로 클럭의 에지에서 회로의 동작을 결정한다. J와 K가 모두 낮으
|
|
|
RS플립플롭
2. D 플립플롭
3. LED 순차점멸
|
|
|
플롭
T(Toggle) 플립플롭은 JK플립플롭의 J와 K단자를 연결한 것으로 입력 단자가
T하나이며, 입력이 있을 때마다 플립플롭의 값이 반전된다. 이러한 기능은 주로
계수기(Counter)회로에 사용된다.
4.1 T플립플롭의 회로도4.2 T플립플롭의 특성표
|
|
|
플립플롭이 이전 상태를 저장 하는 것 과 S가 1이면 1, R이 1이면 0, S와 R로부터 동시에 1이면 결과를 알 수 없음을 확인할 수 있었다. 또 결과 레포트를 작성하면서 SR플립플롭의 단점을 보완한 JK플립플롭에 대해 알 수 있었고, 디지털 회로에서
|
|
|
면 보수가 나오는 것을 생각하여 회로를 구성하려고 하였으나 T플립플롭이 없는 관계로 JK플립플롭을 사용 하여 J와 K에 같은 입력을 넣어 줌으로써 T플립플롭과 같이 사용할 수 있게 하였다.
(3) 555 Timer
: 타이머를 이용하여 특정 주파수의 클
|
|
메뉴펼치기
