|
레지스터는 앞의 실험을 해봐서 비교적 쉽게 할 수 있었다. 그리고 다른 FF를 이용해서도 예를 들어 j-k플립 플롭이나 R-S 플릅 플롭 으로도 시프트 레지스터를 구성할 수 있지 않을까? 라는 추측도 해보 았다.
<자료> 74LS74, 74LS76의 핀 배열과
|
|
|
레지스터, 계수기
(결과보고서 - 추가)
2. 실험내용 및 결과
2.1 T-Flip-Flop
2.1.1 source
2.1.2 출력파형
입력값 t가 1일때, 클럭값이 0에서 1이 될 때에 출력은 전 출력값의
반전이 되어 나타난다.
2.2 Shift Register
2.2.1 source
2.2.2 출력파형
D-Flip-Flop 네 개를
|
|
|
레지스터 회로에 이용.
- JK Flip Flop : J와 K가 1이면 현 상태가 반전되어 출력. 토글링 및 레이싱 유발.
- T Flip Flop : JK입력을 묶어 입력신호 하나로(T), 카운터 회로에 사용.
- Master-Slave Flip Flop: 레이싱 현상 방지구성(1상의 클록펄스)
(3) 74LS73
이번
|
|
|
D-flip flops》
- CLK'event의 의미를 알지 못했음.
- test bench 구현 때 초기 값을 주고 매시간 클락 신호를 주는 코딩이 다소 어려웠음.
《8bit register》
- 프로세스문에서 '리셋'과 '클락 이벤트' '클락'을 if문 하나로 연결해서 모든 신호가 한꺼번에 동
|
|
|
74LS161소자의 OUTPUT A D값이 ‘11’이 되어 And게이트를 통과하면서 1이 되면, 연결된 LED가 켜지게 된다(1HZ로 분주).
실험2 : D Flip-Flop 을 이용한 4bit Shift Register
위 회로도와 시물레이션을 보면 4개의 D Flip-Flop이 사용됨을 알수 있다.
D Flip-Flop은 SR
|
|
메뉴펼치기
