|
D-flip flops》
- CLK\'event의 의미를 알지 못했음.
- test bench 구현 때 초기 값을 주고 매시간 클락 신호를 주는 코딩이 다소 어려웠음.
《8bit register》
- 프로세스문에서 \'리셋\'과 \'클락 이벤트\' \'클락\'을 if문 하나로 연결해서 모든 신호가 한꺼번
|
|
|
레지스터 회로를 구성하시오.
각 플립플랍의 출력은 LED에 연결하여 확인하시오.
이 때의 클록은 임의로 느리게 설정하여 LED의 움직임을 관찰하시오.
7474 소자를 사용하여 회로를 구성하고 시뮬레이션 해보면 다음과 같다.
위 회로는 D 플립플
|
|
|
레지스터를 구성합니다. 핀 1 ‘CLEAR\'를 Low 로 하여 0으로 초기화한 후 다시 \'High\'로 둡니다. 제어모드(S1S0)를 변경하고 클럭펄스(CP)를 순차적으로 인가하면서 출력 QA부터 QD까지의 상태를 실험결과보고서의 표에 기록합니다.
실험 12.3 8비트
|
|
|
register)
-클럭 펄스에 의해 저장된 데이터를 왼쪽 또는 오른쪽으로 한 비트식 시프트하는 레지스터
-우측 시프트 레지스터
-좌측 시프트 레지스터
3) 직렬입력-직렬출력
레지스터 구성을 위한 일반적인 플립플롭
- 에지트리거 된 JK 또는 D 플립
|
|
|
D가 AND쌍의 오른쪽을 통과하여 병렬 로드가 된다.
이 회로에서 왼쪽 시프트(left shift)를 얻으려면 Mode control을 1로 하고, 병렬입력 D에 직렬입력(left shift)을 주고, 로 각 FF의 출력을 병렬입력 단자에 연결하면 된다.
8비트 시프트 레지스터 74LS198
|
|
메뉴펼치기
