|
카운터
CLK
(a) 카운트-업 카운터
(b) 카운트-다운 카운터
Q3(8)
Q2(4)
Q1(2)
Q0(1)
계수값
Q3(8)
Q2(4)
Q1(2)
Q0(1)
계수값
0
0
0
0
0
0
1
1
1
1
15
1
0
0
0
1
1
1
1
1
0
14
2
0
0
1
0
2
1
1
0
1
13
3
0
0
1
1
3
1
1
0
0
12
4
0
1
0
0
4
1
0
1
1
11
5
0
1
0
1
5
1
0
1
0
10
6
0
1
1
0
6
1
0
0
1
9
7
0
1
1
1
7
1
0
0
|
|
|
해 보니 전혀 그렇지가 않았다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트 1. JK 플립플롭
2. T 플립플롭
|
|
|
카운터가 1씩 올라가는 회로를 설계하는 것입니다.
아시겠지만 이번 실험에 쓰는 JK 플립플록이 네거티브 타입이기 때문에 1에서 0으로 폴링할때마다 카운터가 1이 올라가게됩니다. 1. 카운터 설계
2. JK flip-flop
3. 74LS73
4. 4진 비동기 카운
|
|
|
폭넓게 이용된다. (1/10의 주파수 Device) 1. Gate 소자와 Flip-Flop 소자의 차이점
2. Switch Debounce
3. Data Register
4. 4 bit의 2진 카운터
5. 4bit 데이터 병렬로 Loading 하여 직렬로 출력하는 Register 전송회로
6. JK F-F을 이용한 십진 카운터
|
|
|
JK 플립플롭은 전원이 5번 핀, 그라운드가 13번 핀인 것이 특징이다.
- D 플립플롭은 입력이 두 번째, 2개의 출력이 각각 다섯 번째, 여섯 번째에 있는 것이 특징이다.
4. PSpice 시뮬레이션 회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성
|
|
메뉴펼치기
