|
결과값과 비교하였을때 무척 큰 오차가 나타났다. 그림 9-3 을 보면 오차가 큰 것을 알 수 있다.
피스파이스의 결과값과 회로구성후 랩뷰로 측정한 값의 전체적인 오차의 원인을 꼽는다면 가장 큰 원인은 가변저항이 크게 차지한것 같다. 예를
|
|
|
입력전압 Vin으로 나누어 실질적인 전압이득을 구하고 표16-3에 기록하라.
결 론
이 실험에서는 위상편이가 없는 소신호 공통베이스 증폭기의 동작과 특성을 설명하였다. 여기서 입력신호는 트랜지스터의 이미터단자에 가해지는 반면에 출력
|
|
|
피스파이스로 시뮬레이션한 결과도 같은 결과를 출력했다.
3. 실험회로 3
2진 입력에 대한 7-segment 출력을 얻을 수 있도록 회로를 설계하라.
truth table
입력
출력
0
1
2
3
a
b
c
d
e
f
g
1
0
0
0
1
1
1
1
1
1
0
0
1
0
0
0
1
1
0
0
0
0
0
0
1
0
1
1
0
1
1
0
1
0
0
0
1
1
1
1
1
0
0
1
|
|
|
어떻게 실험을 해야 할지 처음엔 막막 하던게 너무 싫었다. 앞으로는 예비를 예비만으로 생각하지 말고 전체적인 실험으로 크게 봐야겠다. 1. 실험 목적
2. 이론
3. 실험 방법 및 결과값
4. 실험 순서 및 예상 결과값
5. 실험 결과
6. 고찰
|
|
메뉴펼치기
