|
게이트로 구성. 입출력단자는 74LS00과 동일하다.
3. 실험 준비물
디지털 멀티미터(HP 34401A) 1대, 전원공급기(GW GPC-3020A) 1대, 오실로스코프,
브레드보드(WISH 206) 1대
SN7404(Hex inverter)
SN7408(Quad 2-input AND gate)
SN7432(Quad 2-input OR gate)
SN7400(Quad 2-input NAND g
|
|
|
게이트의 출력과 동일하게 나타남.
A = ((AB)')' = AB
B = (A'+B')' = AB
시뮬레이션
회로
결과 논리회로 실습보고서 - 불 대수와 드모르간의 정리
[1] 7400 IC 핀 배치도를 참조하여 4개의 NAND 게이트 중 2개를 선정하여 아래 회로를 구성한다.
▌
|
|
|
실험8
논리회로 간소화
실험 목표
사용 부품
이론 요약
실험순서
실험8보고서
실험목표:
결과 및 결론:
평가 및 복습문제
▶고찰
|
|
|
논리 회로 간소화
- 실험목표
- 사용부품
- 이론요약
- 실험순서
- 추가조사
- 보고서 ( 데이터 및 관찰 내용, 결과및 결론 )
|
|
|
부울 대수 방정식을 만드시오.
-반 뺄셈기
X
Y
D
B
0
0
0
0
0
1
1
1
1
0
1
0
1
1
0
0
- 전 뺄셈기
X
Y
Z
D
B
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1 ① 게이트들을 트랜지스터로 어떻게 구현하는지 알아보시오.
② XOR 게이트를 최
|
|
|
부울 대수의 정리
- 그림2-4(d)와 (d)의 두 회로를 결선하고 A, B, C 입력변화에 따라 출력 X, Y를 측정하라.
(d)
(d)
(5) 부울 대수의 정리
- 그림2-5(e)와 (e)의 두 논리회로를 결선하여 A, B 입력에 따라 출력 X, Y를 측정하라.
(e)
(e)
5. 참고자료
① TTL응용
|
|
|
♣ 부울 대수 개념
◈ 부울대수의 함수
♣ 기본 논리 회로
◈ 논리곱(AND)회로
◈ 논리합(OR)회로
◈ 논리 부정 회로(NOT gate)
◈ 버퍼회로
◈ 논리곱 부정(NAND)회로
◈ 논리합 부정(NOR) 회로
◈ 배타적 논리합(XOR)회로
◈
|
|
|
게이트와 OR게이트 각각의 입출력 시간 딜레이를 구하는 방법과 NAND 게이트가 동작하는 최소 정격 전압을 구하는 방법을 생각해 보았다. 마지막으로 앞에서 알아본 논리 소자들을 사용하여 2×4 디코더를 설계해봄으로써 조합 논리 회로를 구
|
|
|
논리레벨 L 단계에서 완전 0V가 나오진 않았지만, 0.xxxV 정도 측정되어서 거의 흡사했다. 대체적으로 이론값과 비슷하게 나왔다.
실험 3-1) RS Flip-Flop
1. 다음 회로를 시뮬레이션하고 표를 작성하시오. (NOR 게이트)
실험 3-1 회로도
실험 3-1 시뮬레
|
|
|
게이트, 7402NOR게이트의 내부구조를 알수 있었고 두 번째로는 NAND,NOR게이트의 논리기호표현 방법이 1가지뿐 아니라 2가지라는 것을 알수 있었다. (ANSI/IEEE 논리기호)
마지막으로 가장중요한 NAND게이트를 여러개를 이용해 조합을 해서 회로를 구
|
|
메뉴펼치기
