|
1
0
1
00
1
1
01
1
0
11
0
0
10
1
1
X3= C' + A'B' X4= B'C' + A'C + A'C
(4) 회로도 (AND OR 회로)
(4) 회로도 (NAND회로)
(5) 디자인과정에서의 결정
① 3 비트의 입력에 관한 상위 4개의 세그먼트를 활용하여 그림으로 나타내었다.
상위 4개의 세그먼트만을 이용하였다
|
|
|
시킨후, NAND-NAND로 회로를
구성하여라.
f(A,B,C,D)= SUM (0,4,8,9,10,11,12)
CD
AB
00
01
11
10
00
1
0
0
0
01
1
0
0
0
11
1
0
0
0
10
1
1
1
1
☞
f(A,B,C,D)=AB prime +C prime D prime
☞ NAND-NAND 회로
6)주어진 함수의 논리회로를 구성하여 그리고, 카르노맵을 사용하여 간략화시킨
|
|
|
회로를 구성하였을 때 금지신호와 불변신호를 제외한 나머지 두가지의 신호에 대해서
S=Q,```R=bar{Q}
의 관계가 성립하나, NAND Gate를 사용하여 회로를 구성한 경우에는 그 반대인
S=bar{Q},````R=Q
의 관계를 보인다. 어느 것을 선택하여도 상관은 없
|
|
|
회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가상 결
|
|
|
NAND 게이트로 구성할 수 있는 게이트가 인버터, AND, OR, NOR, XOR, XNOR 말고 더 있으면 그 게이트는 무엇인가?
4.컴퓨터에는 이러한 논리 게이트가 어느 정도 들어있는 건가? 1. 아래의 회로도를 구현하시오.
3. 실습 토의 (실험결과 요약 및 질
|
|
 |
회로에서 구현하였던 회로를 구현하기에는 광범위한 회로가 요구됨으로 인하여 UP신호가 들어가는 곳에 PMOS로 들어가는 하나의 입력신호를 인가하였고 NMOS 쪽에는 DOWN신호를 인가하여 위상간의 차이를 전하펌프에서 전류의 크기로 바꾸어 전
|
|
 |
회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
?
|
|
메뉴펼치기
