|
진리표를 이용해서 구한 Z에 대한 K-map
A=1 일때
BC
DE
00
01
11
10
00
1
1
1
1
01
1
1
0
1
11
1
1
1
0
10
1
1
1
1
☞A(B\'+E\'+C\'D\'+CD)
BC
DE
00
01
11
10
00
1
1
1
1
01
1
1
0
1
11
1
1
1
0
10
1
1
1
1
A=0 일 때
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
|
회로)
(4) 회로도 (NAND회로)
(5) 디자인과정에서의 결정
① 3 비트의 입력에 관한 상위 4개의 세그먼트를 활용하여 그림으로 나타내었다.
상위 4개의 세그먼트만을 이용하였다.
② 진리표 작성 시 각 세그먼트 별로 구별하였다.
③ 101,111은 블랭크
|
|
|
진리표
(2) Use Karnaugh maps to derive logic equations in sum-of-products or product-of-sums form depending on whether NAND gates or NOR gates are required. 카노맵구현
(3) Enter the truth table into LogicAid, derive the logic equations, and check the answers against the results of step (2). 회
|
|
|
회로도.
총 결과 회로도
74ls90 (10진 bcd 카운터)
74ls47 (7세그먼트 디코더)
17555 (VCO : 클럭 발생회로칩)
참고 : 디지털회로설계
http://www.postech.ac.kr/class/chem241/20020419/pH%20meter.htm
컴퓨터시스템구조 1.각 입력 조건에 따른 진리표.
2.7-세그먼트
|
|
 |
회로 (Digital Logic Circuits)
□ 기본 논리 게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
?
|
|
메뉴펼치기
