|
이론상 even parity 회로는 1의 개수가 홀수이면 1을, odd parity 회로는 1의 개수가 짝수이면 1을 출력하기 때문에 위와 같이 정리할 수가 있다.
위의 실험에서의 부울대수 F=(A+B)(A+B)를 설계하고자 할때 NAND 소자만으로 설계하는 방법, NOR 소자만으로
|
|
|
회로를 구성하고 R1, R2, V1, V2, 를 표 8-3에 지시한 대로 바꾸어 a, b양단의 전압 Vab를 측정하여 기록하라.
3. 이론
- 노튼 정리 : 개방된 두단자 a,b로부터 임의의 회로망을 들여다 본 어드미턴스가 Yab a,b 두 단자를 단락하였을 때 흐르는 전류를 Is
|
|
|
이론
1) 정류 회로
2) 정류 회로의 구성
3) 반파 정류회로에서 오실로스코프와 멀티미터로 측정한 값이 다른 이유
4) 브릿지 뒤에 연결되는 저항의 역할
5) 정전압에서의 제너다오드 역할
6) 캐패시터(Capacitor)
4. 제작 노트
5. 고찰
|
|
|
이론상으로만 배웠던 각각의 다양한 종류의 트랜지스터 회로를 통한 증폭을 직접 실험을 통해 알게 되어 상당히 실질적으로 이론적인 면을 잘 정리하는데 도움이 된 실험 이었던 같다라고 개인적으로 평하고 싶다.
설계프로젝트 진행사항
--
|
|
|
회로는 반드시 전원을 차단한 상태에서 구성한다. 구성이 완료되면, 잘못된 점이 없는지 확인하고 전원을 인가한다.
실험 장비와 시설은 공동으로 사용하므로 사용 후에는 원래 상태로 정리한다.
실험 보고서는 결과를 나열하기보다 이론과
|
|
|
회로는 반드시 전원을 차단한 상태에서 구성한다. 구성이 완료되면, 잘못된 점이 없는지 확인하고 전원을 인가한다.
실험 장비와 시설은 공동으로 사용하므로 사용 후에는 원래 상태로 정리한다.
실험 보고서는 결과를 나열하기보다 이론과
|
|
|
회로를 조금씩 변경하여 원하는 회로로 설정한다.
4 Pre-Lab(예비실험): 검토 및 느낀점이번 실험을 통해서 A/D 컨버터와 D/A컨버터의 기능을 알게 되었으며, 그 회로를 구성할 때 연산증폭기가 어떠한 역할을 하게 되는지 알게 되었다. 먼저 이론
|
|
|
이론
1) 노턴의 정리(Norton’s theorem)
어떠한 구조를 갖는 능동 회로망도 그 임의의 두 단자 a,b 외측에 대해서는 이것을 등가적으로 하나의 전류 전원에 하나의 임피던스가 병렬 접속된 것으로 대치할 수 있으며, 여기서 등가 전류원은 원 회로
|
|
|
회로에 대해 공부하긴 했는데 막상 실험으로 하려니까 어려웠다. 그래도 이번엔 공부를 하고 실험을 해서 인지 다른 실험보다 쉬웠던 것 같다. 1. 실험목적
2. 이론적 배경
2-1. 테브닌 정리
2-3. 테브닌 정리의 실험적 증명
3. 실험 준비
|
|
|
회로 4-4
① 시물레이션한 전위차와 전류값
② 밀만의 정리에 의한 전위차, 전류값
V = = 7.5 ∴ V = 7.5V
I = = 0.375 ∴ I = 0.375mA - 목 차 -
1. 제 목
2. 목 적
3. 실험 내용
(1) 관련 이론
• 중첩 정리
• 테브난 정리
R
|
|
메뉴펼치기
