|
실험목적>
<공통 베이스 증폭 회로를 보자>
<이론 공부>
<실험에 필요한 기구들>
<궁금한 점>
공통 컬렉터 증폭기
<미리생각해보는 실험목적>
<공통 컬렉터회로를 보자>
<이론 공부>
<궁금한 점>
<실험에 필요한 기구들>
|
|
|
이론조사）
［회 로 도〉 〉브래드 보드〉 〉PCB〉 〉완 성〉 설계 제안서
-함수 발생기-
● 설 계 목 표
● 설 계 목 적
● 이 론(상세기능)
● 필 요 물 품
● 회 로 도
● 설 계 시 문제점
● 예 상 결
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
이론
2.1 필터 응답 이론
필터에 대한 설계기술은 Cauer와 dalington에 의하여 주파수 선택도와 통과대역 내에서의 삽입손실(insertion loss) 특성을 이용한 필터 설계방법이 정립된 이후 비약적으로 발전해 왔다. 삽입손실법이란 무손실 2단자 회로
|
|
|
1. 실험목적
-테브난 등가회로를 손으로 계산해보고 그 결과를 실습을 통해 확인한다.
2. 이론
3. 실험준비물
- power supply, bread board, multimeter, 저항, 전선, 리드봉
4. 실험 방법
1. 빵판(Bread Board)에 <그림 1>과 같은 회로를 구성한다. (실험 시 5k
|
|
|
매우 근사한 값이다.
VCD의 측정값은 3.36V였는데, 이는 시뮬래이션을 통한 이론값 3.333V와 매우 근사한 값이다.
따라서 무부하 전압분할 회로에서 각 저항에 걸리는 전압 V는
Vn = V × (R1 / RT)
로 나타낼 수 있으며, 이를 실험적으로 입증하였다.
과
|
|
|
dB 이다.
실제로 회로를 네 회로를 연결하면 Voltage Gain = 90.441 dB가 된다.
3dB cutoff frequency fL = 100Hz, fH = 100kHz가 된다.
C. 결과 고찰 및 문제점
이론으로 얻은 전체 회로의 전압이득은 87.432 dB이고 실제로 회로를 연결해서 시뮬레이션 하여 얻은 전압
|
|
|
회로에 구형파 전압을 가하고 축전기를 지나가는 전압의 발진주기를 측정하여 이론 값과 비교한다. 그 다음에는 3개의 AC회로를 시험한다: 저항기(resistor), 축전기(capacitor) 및 인덕터(inductor)에 개별적으로 사인파 전압을 가한다. 각각의 회로에
|
|
|
회로에서의 저항 값을 측정하여 올바른 입력 저항 추정이 이루어졌다. 실험 결과, 측정된 출력 저항 및 입력 저항 값은 이론적인 값과 유사한 경향을 보였으며, 이는 회로 설계와 측정 방법이 효과적임을 나타낸다. 각 측정 과정에서의 오차와
|
|
|
회로를 설계하고 실험한다.
실험부품 및 사용기기
7400 NAND 게이트
LED
DIP 스위치
브레드 보드
5V 직류전압전원 장치
DMM
저항기 330Ω, 1kΩ
이론요약
조합 논리 회로들의 출력은 입력에 의해서만 결정되어진다. 간단한 조합 회로의 경우, 진
|
|
메뉴펼치기
