|
회로 설계의 기초를 다지는 것이 목표이다. 1. 실험의 목적
2. 이론적 배경
1) 공통 게이트(CG) 증폭기 개요
2) 공통 드레인(CD) 증폭기의 원리
3. 예비 실험 준비
1) 공통 게이트(CG) 증폭기 실험 절차
2) 공통 드레인(CD) 증폭기 실험 단계
4.
|
|
|
예비보고서의 시뮬레이션과 결과값 비교
<시뮬레이션> <시간에 따른 전류파형>
<시뮬레이션> <시간에 따른 전압파형> 예비보고서
1. 실험의 목적
2. 실험을 위한 기초 이론
3. 실험방법
4. P-spice 시뮬레이션
결과보고
|
|
|
예비과제
(1) Latch, Flip flop 및 Register을 비교, 설명하라.
(2) 직병렬 쉬프트 레지스터의 동작에 대해 설명하라.
(3) 좌우 쉬프트 레지스터의 동작에 대해 설명하라.
(4) <그림 17.11> 회로에 대해 다음의 입력파형에 대한 FF의 출력 D, C, B, A를 그
|
|
|
7, 8의 회로도에서, , 가 왜 필요한가? 또 의 저항 값이 의 저항 값보다 월등히 큰 까닭은 무엇인가?
(5) 사용 다이오드의 정격 사양에서 각양들이 의미하는 바를 설명하여라.
(6) 멀티미터로 다이오드의 극성을 파악하려면 어떻게 해야 하는가?
|
|
|
용량의 양단의 전압 V=V0e-t/RC가 되어 시상수 RC에서 감쇠하고 t→∞에서 0이 된다. 결국 V=V0이라는 정상상태로부터 V=0이라고 하는 정상상태로 변하며, 그 도중의 기간은 정상상태가 아니고 시간적으로 상태가 변화해 간다. 예비
결과
|
|
|
이론적으로 많이 부족하다보니 이론공부를 많이 해야 겠습니다. 제목
목적
관련 학습
실험 실습의 구체적 절차
1. 반가산기
2. 전가산기
3. 2비트 병렬 가산기
4. 4비트 병렬 가산기
결 과(웨이브 폼)
문제점 및 해결 방안
|
|
|
이론상으로 이해 했던 counter의 동작 원리에 대하여 더욱 확실하게 이해할 수 있었다.
시험 기간과 겹쳐서 설계 예습을 하지 않았었지만 처음 수업할 때보다 훨씬 더 능숙하게 구현해 낼 수 있어서 그 동안의 수업으로 VHDL을 많이 이해한 것 같
|
|
|
같게 출력 되었다.
3. AND 게이트나 OR 게이트의 출력에 MOT 게이트를 연결하면 어떤 결과가 얻어질까?
아마도 반대되는 결과를 가져 올 것이다. 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
|
|
1. 목적
2. 이론
가. 디코더
나. 인코더
다. 멀티플렉서
라. 디멀티플렉서
3. 예비보고
4. 실험(회로도)
|
|
|
http://physica.gsnu.ac.kr/PhysEdu/modexp/Pelect2/main.htm
⑥ http://www.sejon.or.kr/simpl/si_c/11_yamamodo/11y04_02.shtml
⑦ http://www.mathtown.pe.kr/Dk/D1067.htm Ⅰ. 실험 제목
Ⅱ. 실험 일자, 목적
Ⅲ. 실험 이론
Ⅳ. 실험 기기 및 방법
Ⅴ.예비고찰
◆참고 문헌◆
|
|
메뉴펼치기
