|
측정하고 위의 값과 비교한다.
- 그림7에서 두 입력 ==0V 일 경우 의 이론치를 계산하고 기록한다.
- 를 측정하고 위의 결과와 비교한다.
5) 브릿지 구성
- 회로를 구성하고, 각 저항의 측정치를 기록한다.
- , 의 이론치를 계산한다.
- , 를 측정하
|
|
|
회로는 두개의 BJT 트랜지스터를 하나의 IC 패키지 내에 제공한다. 달링턴 회로 β의 실효값(β_D)은 각 트랜지스터 값의 곱과 같다. 실험에 관련된 이론 1
실험회로 및 시뮬레이션 결과 3
실험방법 및 유의사항 11
참고문헌 11
(별지) 측정 Dat
|
|
|
바꾼 후, R 양단의 전압 파형, 전압, 부하전류 및 맥동률을 측정하여 기록한다.
(2)Voltage Doubler
그림 7 Voltage doubler 회로
1. 그림 7과 같이 회로를 연결한다.
2. R 값과 C 값을 바꾸어 가면서 기록한다. 1. 실험 목적
2. 실험 이론
3.실험 방법
|
|
|
Spice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를 계
|
|
|
회로의 소스에 저항을 하나 더 추가하여서 만든 회로이다.
이론
- 자기 바이어스 회로 해석
이므로 저항 는 단락회로로 대체할 수 있다. 이므로 폐회로에 KVL을 적용하면
로 선택하면 가 되고 이 값을 토대로 직선을 그려 쇼클리 방정식 그래프
|
|
|
예비레포트때 2SC1815를 사용하여 실험 때도 2SC1815를 사용하였는데 시뮬레이션 돌려 본 것과 비슷하게 나왔다. 이미터 공통 증폭기의 전반적인 이론을 확인해 보는 실험이었는데 이론을 알고 있는 상태에서 실험을 하여 검증을 하니 이론이 좀
|
|
|
정도를 나타내는 것으로 듀티 사이클(duty cycle)이 있으며 D=W/T× 100 %로 정의된다. RA와 RB의 값에 따라 듀티 사이클은 50∼100 %값을 갖게 된다. 출력 주파수와 듀티 사이클은 다음과 같다. 1. 설계 목표
2. 설계 내용
3. 연구과제
4. 참고이론
|
|
|
, 오실로스코프, 함수 발생기, 2N7000(NMOS) 4개, 저항, 커패시터, 브레드 보드, 도선, FQP17P10(PMOS)(단, PSpice 모의 실험시 FDC6322CP) 4개 등. 1.실험개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 절자 및 Pspice simulation
5. 고찰
6. 참고문헌
|
|
|
있다. 이 실험에서는 공통 게이트 증폭기의 동작 원리를 살펴보고, 증폭기의 전압 이득 및 특성을 실험을 통하여 확인하고자 한다. 1.실험개요
2. 실험 기자재 및 부품
3. 배경 이론
4. 실험 절자 및 Pspice simulation
5. 고찰
6. 참고문헌
|
|
|
회로도를 설계하라.
≪ 그 림 ≫
< NAND 게이트 회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회
|
|
메뉴펼치기
