|
5비트시의 율격 비교, 대한영어영문학회, 2000
박승진, 지정 레지스터 수 증가 최소화와 노드 병합을 이용한 레지스터 할당, 홍익대학교, 2004
박한주, 64비트 환경에서 메모리 테스트 영역 확장을 위한 프로그램 재배치 기법, 단국대학교, 2005
|
|
|
디지털 디자인 - 4비트 parity generator, 5비트 parity checker
1.even parity 4bit generator
입력 4비트 뒤에 parity bit를 붙여 1의 개수를 even으로 만든다.
(1) 진리표
(2)Boolean funtion
P=wxyz
(3)karno map
(4)schematic diagram
(5)verilog HDL code
(6)compile log analysis
(7)simulate and anal
|
|
|
5비트씩 2부분으로 나누어 각 부분의 5비트를 개별적으로 1비트씩 좌측으로 순환 이동시킨다.
3.P8
개별적으로 좌측 1비트씩 순환 이동시킨 2개의 5비트를 합쳐서 다시 10비트로 만들고 Index값 재배치 후 8비트만을 골라서 다시금 순열 변환을
|
|
|
1.1 명령어의 길이가 16비트인 컴퓨터에서 연산 코드가 5비트이고 오퍼랜드가 11비로 구성되어있다.
(1) CPU가 수행할 수 있는 연산의 종류는 최대 몇 가지인가?
[풀이]연산 코드가 5비트 이므로 25=32
총 32가지의 연산이 가능 하다.
(2) 오퍼랜드
|
|
|
5비트로 만들어진 32분주기로 구성된다. TxL 레지스터의 상위 3비트 무시한다.
TxL레지스터의 아래쪽 5비트인 32분주기의 넘침이 TxH 레지스터를 증가시킨다.
TxH가 넘치면 타미어 1 제어 레지스터 T1CON의 인터럽트 대기 표시기 TxIP가 자동적으로 1
|
|
메뉴펼치기
