|
0
0
1
0
1
1
1
0
1
0
② CARRY
BC
A
00
01
11
10
0
0
0
1
0
1
0
1
1
1
3) 출력방정식
논리식 :
논리식 :
4) 논리회로도 1) 진리표
2) 최적화 : 카르노맵
3) 출력방정식
4) 논리회로도
|
|
|
전가산기 네 개를 사용하여 4 비트의 덧셈 (A + B)과 뺄셈 (A - B)을 수행할 수 있는 가산기를 설계한 것이다.
A와 B의 각 자리는 오른쪽 전가산기로부터 1비트씩 차례대로 대응되어 입력된다. 여기서, A는 피가수, B는 가수로 가정한다. 가장 오른
|
|
|
설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의 가감산을 실험함으로써 ALU의 동작과 응용을 확인한다.
2. 이론
가. 반가산기(Half Adder)
1비트의 이진수로 표시된 두
|
|
|
설계는 될 때까지 시간을 주시기 때문에 시험을 잘봐야 좋은 성적을 거둘 수 있습니다. 그러기에 이 자료를 참고하시고 소스에 대한 이해를 하시는 것이 도움이 많이 되리라고 생각합니다! Gate-Level 형식의 6비트 전가산기
|
|
|
.
3.실험 결과
A에 100ms 간격으로 0,0,0,0,1,1,1,1을 주고 B에 100ms 간격으로 0,0,1,1,0,0,1,1을 CIN에는 100ms 간격으로 0,1,0,1,0,1,0,1을 줬을 때 S는 0,1,1,0,1,0,0,1 COUT 은 0,0,0,1,0,1,1,1이 나온다.
4.느낀 점
이번실습에서는 Adder(전가산기)를 배웠다. 저번시간에 반
|
|
 |
..)
2)전가산기 설계 및 관련 문제 풀이
3)ARM에서 캐쉬메모리의 존재 유무에 따른 FOR문 속도비교(스텝별)
토론면접
-개인의료정보의 보험사에 대한 제공 여부
(찬성:보험사기예방, 반대:개인인권침해)
d인성: 면접은 대체로 평이, 압박 없음.
|
|
메뉴펼치기
