|
S1 XOR S3S0
O0 = S0
이에 대한 회로도를 그리면
회로도를 작성할 때는 XNOR 에서의 값 하나를 인버터를 사용하여 반전시켜 XOR로 바꿔 사용 하였다. 1. adder의 설계
2. 보수 표현기 설계
3. overflow 설계
4. 최종 회로 설계
|
|
|
Adder
장점 : ① 1bit Full Adder 1개를 만들어 놓으면 module로 사용이 가능하다.
② 코드가 짧아서 단순하다.
단점 : ① carry 전달 과정에서 delay가 생긴다. bit가 커지면 연산이 길어진다. 만약에 64bit만 되도 carry 전달을 63번을 해야 한다.
Carry Lookahead A
|
|
|
=0, =0, =0 진리표의 첫 번째 줄로부터 =0이고 =0
n = 3 : =1, =1, =0 진리표의 네 번째 줄로부터 =0이고 =1
n = 4 : =1, =1, =1 진리표의 마지막 줄로부터 =1이고 =1
가 출력 캐리가 되고, 따라서 1100 + 1100 = = 11000 1. 4bit Adder 소개
2. 설계 내용
3. 설계 결과
|
|
|
입력
출력
A
B
C
Br
D
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
<전감산기의진리표>
병렬 가산기와 직렬가산기의 장단점을 비교
병렬가산기: 단순히 전가산기를 연결로 간편하게 구성가능
아랫단의 계산이 완료되어야만
|
|
|
표시방법과 동일하다.
-음수: (1의 보수) +1로 표현한다.
<부호화된 2진 숫자>
5.Simulation
<실험 1>
<실험 2>
<실험 3>
<실험 4>
AND Gate : 7408, OR Gate : 7432, XOR Gate : 7486 1. Title
2. Name
3. Abstract
4. Background
5. Simulation
|
|
 |
4장. 결론
지금까지 통신관련 분야에 반드시 필요한 오류정정코드의 한 종류인 해밍코드를 Verilog-HDL을 이용하여 설계해보고 성능을 분석해 보았다. Hamming code를 설계하기까지 많은 시행착오가 있었다. 알고리듬의 이해, Simulink 툴 사용의 미숙
|
|
|
442 1개, 7490 1개,
NE555P 1개
capacitor 및 콘덴서
1EA
1개
다이오드
14EA
발광다이오드 14개(LED)
저항
4EA
1개, 1개,
1개, 가변저항 1개
건전지
1EA
9V
※ 전체 시스템
※ 설계 시 사용 프로그램
① Ansoft사의 Ansoft designer tool
② Pspice 그림목차 .................
|
|
메뉴펼치기
