 |
Phase Lock Loop for standard Mobile Image Achitecture, 석사 논문(연세대학교 전기전자 공학과, 삼성전자 LSI 시스템) 2004
<4> 김 대 정, “DLL기반의주파수 합성기” IDEC News Letter January, vol.34,
no.5, p.16 ~ p.17 2005
<5> CMOS ADC DLL PLL 칩의 최신 기술 동향,
|
- 페이지 28페이지
- 가격 3,000원
- 발행일 2010.02.22
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
 |
4.5, 4.6, 4.7이 각각 Lock time analysis, Phase noise, Bode plot를 나타내는 그림이다.
그림 4.5 Lock time analysis
그림 4.6 Phase noise
그림 4.7 Bode plot
4.2.2 PLL 제작 및 측정
실제로 설계하여 제작한 PLL 모듈의 모습은 그림 4.8이다. 아직 VCO를 제작하여 연결하기 전
|
- 페이지 35페이지
- 가격 3,000원
- 발행일 2008.03.04
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
 |
4HC244을 이용하여 각 신호선을 보호하였으며 전원은 MCU의 전원을 받아 사용한다. AVR용 ISP 소프트웨어에는 종류가 다양하며 sp12, atmel_isp, pony_prog 등이 있으며 보통 pony_prog 사용한다.
ISP 포트는 PC 의 프린트포트와 연결하여 디바이스의 EEP
|
- 페이지 67페이지
- 가격 10,000원
- 발행일 2014.10.17
- 파일종류 압축파일
- 발행기관
- 저자
|
 |
4
1. 선천적 요인4
2. 어린 시절의 학대 등 충격적 경험4
3. 사회적 스트레스4
4. 촉발 요인5
5. 자유 의지에 의한 선택5
제3절 연쇄살인의 유형5
제4절 연쇄살인 심리단계6
1. 제1단계 심리적 준비 단계 (The Aura Phase)6
2. 제2단계 낚시질 단계(The
|
- 페이지 34페이지
- 가격 4,500원
- 발행일 2011.07.14
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
 |
4〕F. Harashima, H. Inaba, and K. Tsubio, \"A Closed-loop Control System for the Redcuction of Reactive Power required by Electronic Converters\", IEEE Trans., IECI-23, 1976.
〔5〕M. Brenen, et. al., \"Single-Phase Active Power Filter with One Current Sensor in Source Side\", Research Memp 89-PE-03-
|
- 페이지 17페이지
- 가격 10,000원
- 발행일 2009.04.17
- 파일종류 한글(hwp)
- 발행기관
- 저자
|