|
각 경우를 16to1MUX를 이용하여 연결하고, 이를 다시 상위 4bit인 opcode[7:4]의 각 경우로 나누어 16to1MUX를 이용하여 연결하면 최종 output이 출력된다.
실험을 대비하여 모듈을 코딩해보았다. ① Instruction Decoder 정의
② Instruction Decoder 설계
|
|
|
5장의 실험때보다 덜할 것 같다. 하지만 새로운 소자를 이용하기 때문에 여러 가지 참고자료를 통해 핀의 배열을 확실히 확인하여 원활한 실험이 되도록 해야겠다. 1. 실험 목표
2. 실험 준비물
3. 예비 이론
4. 실험 방법 및 시뮬레이
|
|
|
6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실습
실험8. 전가산기와 전감산기
실험9. N진 카운터 및 10진 카운터
실험10. 시프트 레지스터 및 링 카운터
실험11. MUX & DEMUX
실험12. 디코딩 및 엔코딩
|
|
|
디코더와 MUX 베릴로그로 짠 쿼터스 돌린 프로그램
> Decoder ( 디코더 )
- 코드(code) 형식의 2진( 0 or 1 ) 정보를 다른 형식의 단일 신호로 바꾸어 주는 회로.
- 입력으로 들어오는 2진 신호의 조합을 검출하여, 유일한 추력만을 생성하는 회
|
|
|
|
◎ Counter
- 플립플롭의 주요 응용으로서 입력되는 펄스의 수를 세는 카운터(counter)가 있다.카운터는 단순히 입력 펄스의 수를 세는데 사용될 뿐만 아니라 디지털 계측기기와 디지털 시스템에 널리 사용된다. 클럭 펄스처럼 펄스가 일정 주기
|
|
|
2 결과 문제 풀이
1 7-segment 표시기로 표시할 수 있는 9개의 서로 다른 문자(숫자)는 무엇인가?
- 9개가 아닌 0∼9까지 10개의 서로 다른 숫자를 표현 할 수 있다. A, C, E, F, H L, P, S, U
2 1×4 디멀티플렉서의 출력을 4×1 멀티플렉서의 입력으로 하는 시
|
|
|
역시 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿ 1.멀티플렉서(Mux : MultiPlexer)
2.디멀티플렉서(DeMux : DeMultiPlexer)
3.4비트(4Bit) 가감산기(Adder & Subtracter)
4.4비트(4Bit) 리플 캐리(Reple Carry) 가산기(Adder)
5.8비트(8Bit) 가산기(Adder)
|
|
|
데 큰 도움이 될 것이다. 1. 실험의 목표
2. 이론적 배경
3. 사용 장비
4. 실험 절차
(1) 24 디코더
(2) 42 인코더
(3) 3x8 디코더 - 조건문 활용
(4) 2비트 21 멀티플렉서 - 선택 구조
(5) 14 디멀티플렉서
(6) 응용 사례
5. 예상되는 결과
|
|
|
MUX를 74LS153으로 구성하고, S1과 S0, STROBE의 입력신호에 따른 출력 Y를 아래표에 작성하시오.
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output
SELECT
STROBE
G\'
Y
B
A
X
X
H
X
0
0
L
0
0
1
L
1
1
0
L
1
1
1
L
0
실험4) 1-to-4 DeMUX를 74LS1
|
|
|
encoder)라 한다. 즉, 부호기는 2n개의 서로 다른 정보를 n비트 2진 코드로 바꿔 주는 조합 논리회로이다. 4x2 부호기를 설계하시오.
4.12 MUX의 반대 기능을 갖는 회로를 역다중화기(Demultiplexer, DeMUX)라 한다. 즉, DeMUX는 1개의 입력을 여러 개의 출력
|
|
메뉴펼치기
