|
P-DOWN
동작
1
UP 카운터 동작
clock pulse
Q2
Q1
Q0
0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1
0
DOWN 카운터 동작
clock pulse
Q2
Q1
Q0
0
1
1
1
1
1
1
0
2
1
0
1
3
1
0
0
4
0
1
1
5
0
1
0
6
0
0
1
7
0
0
0
<8진 카운터>
아래 표는 3bit 8진 계수기에 대한 동작을 보여주고
|
|
|
.
-D 풀리풀롭은 클럭 펄스의 폭이 넓어도 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변화가 출력에 나타난다. 1. 플리플롭(flip-flop)
2. 카운터(COUNTER)
3. 8진 카운터
4. 10진 카운터(counter)
5. 래치(Latch)
|
|
|
2
F1
F3
F2
F1
F3
F2
F1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
1
0
0
1
0
0
1
1
0
1
1
0
1
1
1
0
0
1
0
0
1
0
0
1
0
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
0
0
0
D F/F을 사용한 모듈로-8 카운터
상태변수 F3에 대한 D3의 K-맵 상태변수 F2에 대한 D2의 K-맵
00
01
11
10
00
1
1
01
1
1
11
1
1
10
|
|
|
4. 느낀점
프로젝트를 진행하면서 8진 UP & DOWN 카운터가 하나의 회로 설계를 떠나 여러 가지를 함축하고 있음을 쉽게 알 수 있었습니다.
다이오드와 트렌지스터로 구하는 정전압출력회로, 통신회로 시간에 학습한 타이머555, XOR게이트를 통
|
|
|
15-0까지 10진수로 감소하도록 나타내어라. (단, MyCad의 시그널 합치기...를 이용한다. 입력 CLK의 주기는 40ns이다.) ■ 실험목적
■ 실험이론
(1) 비동기식 카운터
(2) 동기식 카운터
(3) Up/Down counter
■ 실험준비물
■ 예비과제
|
|
메뉴펼치기
