|
CMOS가 2개의 TTL을 구동시킬 수 있도록 설계한 buffer로서 +5[V]의 전원 공급만으로 동작시킬 수 있다. <그림 13.9>의 회로를 구성하고, 다음의 지점에서 파형을 관찰하여 파형을 도시하라.
(1) 4001 핀 1
(2) 4001 핀 3
(3) 4050 핀 2
(4) 7406 핀 4
※ 실험 (
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
13.9>의 회로를 구성하고, 다음의 지점에서 파형을 관찰하여 파형을 도시하라.
(1) 4001 핀 1
(2) 4001 핀 3
(3) 4050 핀 2
(4) 7406 핀 4
설계 및 고찰
(1) 실험 결과에서 본 CMOS의 TTL interface의 원리를 설명하라.
⇒ 시스템에 interface을 한다는 것은 회로의
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2021.09.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험에 사용한 회로를 보면 = 5V 주파수가 10KHz의 구형파가 TTL소자인 7406에 입력된다. TTL은 BJT방식으로 동작하고 또 출력 전압의 HIGH가 CMOS의 입력 HIGH보다 낮은 경우가 발생하므로 이 부분을 보상하기 위해 PULL UP 저항 15㏀이 사용되었다. 4001핀
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2011.09.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
CMOS 게이트가 TTL 게이트를 구동시킬 때, high 레벨의 noise margin은 |2.4-2.9|=0.5V이고 low 레벨의 noise margin은 |0.4-0.1|=0.3V이다. ▶실험 목적
▣ 실험 이론
⑴ CMOS의 원리
⑵ CMOS와 TTL의 interface
⑶TTL과 CMOS의 interface
▶ 예비과제
⑴ TTL 특성과 CMOS
|
- 페이지 4페이지
- 가격 500원
- 등록일 2011.09.29
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.39 ~ p.54
③ 디지털 시스템 / 송상훈 외7명 / 인터비젼 / 2005. 3. 28 / p.395 ~ p.406
④ http://blog.naver.com/lunchtime82?Redirect=Log&logNo=100029386404
⑤ http://kmh.yeungnam-c.ac.kr/comIntro/mano/chapt-16.html 1. 목적
2. 이론
3. 사용
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2007.01.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|