|
AND gate는
입력단자의 여러가지 조합에 대하여 논리곱과 동일한 결과를 출력하는 소자. 실험2. 게이트와 부울대수 및 조합논리 회로
AND - Gate
OR - Gate
NOT - Gate
NAND - Gate
NOR - Gate
Exclusive-OR - Gate
Bool 대수란?
Bool 대수의 표기법과 그 예
|
|
|
가 된다.
책 부울대수 정리11과 같다.
실험 1의 그림(c)는 회로상으로 병렬 상태이고 NOT가 두 번이므로 OR 게이트가 되는 것이다.
실험 1의 그림(d)는 그림(c)에서 NAND를 한번 더 연결 한것이므로 그림(c)가 OR게이트 였으므로 NOR 게이트가 되는 것이
|
|
|
NAND 게이트로 구성할 수 있는 게이트가 인버터, AND, OR, NOR, XOR, XNOR 말고 더 있으면 그 게이트는 무엇인가?
4.컴퓨터에는 이러한 논리 게이트가 어느 정도 들어있는 건가? 1. 아래의 회로도를 구현하시오.
3. 실습 토의 (실험결과 요약 및 질
|
|
|
게이트의 논리동작을 아래 표에 기록하여라.
게이트
논리해석
7400
7402
7408
7432
정논리
NAND
NOR
AND
OR
부논리
AND
OR
NAND
NOR
■ AND연산 에서 입출력 신호를 그림과 같이 반전시키는 경우, 결과는 어떤 논리 연산을 수행하는 게이트가 되는지 각 게이
|
|
|
NAND 게이트만을 이용하여 반가산기를 구현한다면, 필요한 게이트는 몇 개인가가?
(3) 전가산기를 구현하기 위해서 필요한 게이트의 종류와 개수는 어떻게 되는가?
5. 실험 방법:
반가산기
그림 11의 회로를 실험용 키트에서 결선하여 구성하라.
|
|
|
디지털 공학 / 정두영 / 명진
최신 디지털 공학 실험 / David Buchla / ITC
설계 중심의 디지털 공학실험 / 우홍체, 박철형, 남세현 / 페이퍼백
ezcmm.blog.me/110165198994 - ‘부품’관한 정보 0. 개요 (프로젝트의 목적 및 필요성)
1. 설계 이론
2. 프로젝
|
|
|
버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된 래치라면 00 을 인가하면 안됩니다.
Pspice의 예시 실험 목표
사용 부품
관련 이론
실험 순서
용어 정리
|
|
|
회로를 직류에서 교류 혹은 교류에서 직류로 쉽게 변환을 할 때도 응용이 가능하다는 것을 알게 되었다.
⇒ AND gate 실험을 통해 논리게이트에 대해서 이해할 수 있었고, 다른 OR gate나 NOR, NAND게이트에 대해서도 대략적으로 이해 및 고찰을 해
|
|
|
게이트에 NOT 게이트만 붙이면 되므로 생략하여 OR, XOR 게이트만 확인)
OR
XOR
고찰
이번 실험은 NOT, OR, AND 게이트, NAND, NOR, Exclusive-OR 게이트의 논리함수 개념과 Gate의 구조 및 기능에 대해 알아보고 측정하는 실험과 부울 함수를 이용한 논리회로
|
|
|
실험 회로도와 사진, 결과표 1. 실험목적
2. AND 게이트와 OR 게이트
가. AND 게이트 실험
나. OR 게이트 실험
다. AND 게이트와 OR 게이트 결합 실험
3. NAND 게이트와 NOR 게이트 XOR 게이트
가. NAND 게이트 실험
나. NOR 게이트 실험
다. XOR 게
|
|
메뉴펼치기
