|
게이트는 NAND 게이트 3개로 대치될 수 있고, 이러한 변경은 1개의 IC로 회로를 구현할 수 있게 한다. OR 게이트를 3개의 NAND 게이트로 대치하여 그림 8-5의 회로를 변경하고 보고서에 제공된 여백에 새로운 회로를 그려라.
6. 실험순서 5의 회로를
|
|
|
1
1
(c) NOT 게이트
입력
출력
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
(d) NAND 게이트
입력
출력
A
B
Y
0
0
1
0
1
0
1
0
0
1
1
0
(e) NOR 게이트
입력
출력
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
(f) Exclusive-OR 게이트
조합논리회로의 설계
우선 원하는
|
|
|
게이트 회로 결선 )
결 과 값
그림 1-6 (OR 게이트 회로 결선 )
결 과 값
그림 1-7 (NOT 게이트 회로 결선 )
결 과 값
그림 1-9 (AND-OR-NOT 게이트 회로 결선 )
결 과 값
5. 참고자료
(1) http://www.alldatasheet.com
(2) CAD TOOL을 이용한 디지털 전자 공학실험(보문당
|
|
|
회로를 구성한다
(5)Clear 입력에 0->1로 하여 Q1Q2=00으로 만든다.
(6)클록입력에 펄스를 주어서 Q1Q2의 상태표를 기록한다.
5.Reference
디지털 회로 실험 <한양대학교>
디지털 논리 회로 <John M. Yarbrough> 1.제목
2.실험 목적
3.관련
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
|
게이트의 위상
NAND 게이트는 디지털 회로 설계에서 필수적인 기본 요소로, 그 기능적 완전성 덕분에 매우 중요한 역할을 한다. 모든 논리 게이트는 NAND 게이트를 이용해 구현할 수 있기 때문에, 다른 모든 게이트의 기능을 대체할 수 있다. 이
|
|
|
BCD → 7-segment(MC
14511B) 연결해 주고, 두 번째 BCD 카운터(74LS192P)와 BCD → 7-segment(MC14511B) 이것에 AND 게이트를 첨부하여 6진 카운터를 제작할 수 있을 것이다. 1. 목적
2. 실습 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론
4. 결론
|
|
|
실험 2의 회로를 변경하여 Mod-8의 회로를 그려라.
(9) CLEAR, PRESET은 CLK=0에서 동작시키는 것이 바람직한 이유는? 이들 두 입력간에는 synchronous 및 asynchronous 중 어떤 관계에 있는가?
(10) 플립플롭 전송지연 시간이 50ns, gate 지연시간이 50ns일 때
|
|
|
실험을 진행하였다. 실험 3까지는 회로의 구성이 비교적 쉬운 편이라 실험을 빨리 끝낼 수 있었지만, 실험 4에서부터 회로가 점점 꼬이기 시작하였다. 처음에는 NAND 게이트에서 출력되는 것을 NOT 게이트의 입력과 다른 NAND 게이트의 두 번째 입
|
|
|
실험은 실험 1에서 이용한 24 디코더에 IC 7447와 애노드 공통 7-segment를 연결하여 segment에 출력되는 숫자를 확인하는 실험이다. 그림과 같이 회로를 구성하고,
표와 같이 입력을 인가하면 디코더를 통해 4개의 출력이 나오게 되면서 7447에 4개 출
|
|
메뉴펼치기
