• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 519건

실험 (3) * 회로 동작 설명 위의 회로에서 스위치를 입력 b단자에 연결하면 74164 입력 A에 0이 입력되고 이 입력이 클록펄스의 상승 에지마다 입력 A에 들어온 데이터가 클록펄스의 주기에 따라 시프트되어 저장된다. 좌측의 스위치를 통하여 7416
  • 페이지 12페이지
  • 가격 2,000원
  • 등록일 2015.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로써 조합 논리 회로를 이해할 수 있게 될 것이다. 1. 목적 2. 준비물 3. 설계실습 계획서 4. 실험에 필요한 이론과 측정 예상 값 5. 결론
  • 페이지 6페이지
  • 가격 6,300원
  • 등록일 2015.07.31
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
디지털 멀티미터를 사용하라. 2. 7486의 XOR 게이트 하나에 대해서도 실험순서 1을 반복하고 결과를 표 5-3에 기록하라. 3. XOR 게이트는 주어진 파형의 선택적 반전을 가능케 하는 매우 유용한 기능을 가지고 있다. 그힘 5-2의 회로를 구성하라. 2번
  • 페이지 6페이지
  • 가격 1,900원
  • 등록일 2011.12.16
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
게이트나 논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다. 4. 참고 자료 -VHDL을 활용한 디지털 회로 설계 (한울출판사) -네이버 백과사전 
  • 페이지 6페이지
  • 가격 1,800원
  • 등록일 2013.07.08
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
실험 과정 - 드레인 특성(게이트 제어)> 1. 오른쪽 그림은 3N187의 단자를 밑면에서 본 것이다. 이를 참고로 아래의 회로를 구성한다. VDD는 0V로, VGG는 -0.8V로 조정한다. 2. VGS = -0.8V 및 VDS = 0V일 때 ID를 측정해서 표에 기록한다. 3. VGS = -0.8V로 유지
  • 페이지 6페이지
  • 가격 1,400원
  • 등록일 2011.10.02
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
대학교 교육대학원 석사학위논문. 한다혜(2004). 행동주의 음악교육론을 적용한 음악감상학습 방법 연구. 대구가톨릭대학교 교육대학원 석사학위논문. 이재욱(2002). 디지털 논리회로 학습을 위한 웹기반 코스웨어의 설계 및 구현. 금오공과대
  • 페이지 17페이지
  • 가격 5,000원
  • 등록일 2021.11.13
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
실험’, 아주대학교 출판부, 7~14p 1. 실험 결과 실험1) 반응시간 측정 [1] 측정값 [2] 실험값 계산 및 결과 [3] 질문에 대한 토의 실험2) 중력가속도 측정 [1] 측정값 [2] 실험값 계산 및 결과 [3] 질문에 대한 토의 실험3)
  • 페이지 11페이지
  • 가격 3,000원
  • 등록일 2024.08.13
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
회로이론 이대식 | 홍릉과학 | 2009 3. (PSpice를 이용한) 회로 시뮬레이션 : OrCAD PSpice 사용 조준익 | 기한재 | 2006 4. MATLAB 기반) 디지털 신호와 시스템 실험 나상신 | 브레인코리아 | 2006 5. (OP-AMP 실험) 디지털공학실험 이정일 | 동일 | 2009 1. 과
  • 페이지 12페이지
  • 가격 8,400원
  • 등록일 2012.12.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
되면 “0”이 출력된다. 따라서, OR 게이트의 뒤바뀐 출력 값이 나온다. 논리식으로는 C = 로 나타낸다. A B C 0 0 1 0 1 0 1 0 0 1 1 0 NOR 게이트 진 리 표 3. 실험 준비물 7404(NOT)- 1ea 7432(OR)- 1ea 7408(AND)- 1ea 7402(NOR)- 1ea 7400(NAND)- 1ea 목차없음
  • 페이지 3페이지
  • 가격 3,360원
  • 등록일 2013.10.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
회로동작(V) 회로동작정리 FPGA Q -Q Q -Q Q -Q 0 X X X X X X X X 1 1 0 5.01 0.22 1 0 1 0 1 0 0 5.02 0.21 1 0 1 0 1 0 1 0.04 4.96 0 1 0 1 1 0 0 0.04 4.97 0 1 0 1 QuartusⅡ시뮬레이션 Altera De2 board 동작사진 B.Discussion 첫 번째 실험은 NAND게이트를 이용하여 클럭이 들어가는 SR 래
  • 페이지 18페이지
  • 가격 2,000원
  • 등록일 2008.11.27
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top