|
연결해 두어야 한다.
※참고문헌
1. TTL응용실무 // Don Lancaster // 한국과학원
2. 디지털시스템 // Tokheim // 싸이텍미디어 ◎TTL의 기본개념
◎TTL의 종류와 특성
◎propagation delay(전파지연)
◎fan-out(출력분기수)
◎입력핀수
◎사용 시 유의점
|
|
|
실험책을 찾아보면 중첩의 원리를 실험 하기에 앞서 선형회로라는 전제조건을 주는것도 있음을 확인 할 수 있었다.
참고서적 : 전기전자실험 박건작 외/진영사
디지털회로실험 김사중 외/상학당
참고사이트 : http://163.180.122.191 경희대학교 광
|
|
|
pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5
표 3-4-2 (74HC04)
V pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5 실험 3.
CMOS 와 TTL NAND/NOR 게이트 정의와 동작
1. 목적
2. 기본 이론
3. 실험 기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
|
|
NAND 회로 >
▶NOR게이트
NOR회로는 OR회로에 NOT회로를 접속한 OR-NOT회로로서, 논리기호 및 식, 스위치회로, 진리표, DTL회로를 다음 그림13-6에 나타냈습니다.
< 그림 13-6 NOR 회로
실험결과
<실험회로도>
◈NOR게이트
입력[V]
출력[NOR][V]
Y
LED
|
|
|
공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동작
3. 참고 자료
디지털 논리와 설계, 유황빈 (정익사) 600-607page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 149-152page 1. De Morgan의 정리
2. TTL NAND/NOR게이트의 정의와 동작
|
|
|
실험과 마찬가지로 실제 회로를 가정하여 시뮬레이션 되었기 때문에 발생한 Delay로, 정상적인 현상이다.
4. 고찰
이번 실험은 디지털 회로를 만드는 데 있어서 가장 기본적이라고 할 수 있는 논리 Gate 회로의 구성에 대한 실험이었다. 우리가
|
|
|
게이트 여러 개를 연결하여 다입력의 XOR연산이 가능하다는 사실도 알게 되었다. 이전 시간에 배운 NAND 및 NOR게이트를 이용하여 다른 게이트(AND, OR)등을 만들 수 있을까 시도해 보았지만 연산의 특성상 힘들었다. 또, A.O.I게이트를 이용하여 입
|
|
|
회로를 패리티 생성기라고한다. 수신자에서 패리티를 검사하는 회로를 패리티 검사기하고 한다. 위의 실험은 이러한 것 중에서 패리티 생성기에 대한 것이다.
7.실험 회로 7
그림 7_1
그림 7_2
NAND 로 구성한 EX-OR 게이트와 NOR로 구성한 EX-OR 게이
|
|
|
디지털 회로에서 시간 지연을 감소시키면 데이터 처리속도가 빨라지는 것을 알게 되었다.
이번 실험에 사용된 IC칩이 active low형식이라서 처음에는 형식을 잘못알고 값이 재대로 나오지 않아 회로가 잘못 연결 된 줄 알고 계속 다른 부분을 손
|
|
|
전등이 하나 있다. 어느쪽 스위치에서도 전등을 켜고 끌 수 있도록 배선도를 그리시오. (힌트: SPDT (single pole double throw) 스위치를 사용하고, XOR 게이트 기능을 구현하시오.) 부울대수와 논리게이트 문제&정답
-디지털회로 설계의 기초 2장
|
|
메뉴펼치기
