|
d52c72d&control_no=be16a84d0a8c1cab4884a65323211ff0&keyword=%ED%95%9C%EA%B5%AD%EC%9D%98%20%EB%B0%9C%EC%A0%84%EA%B5%AD%EA%B0%80%EC%99%80%20%EC%8B%A0%EC%9E%90%EC%9C%A0%EC%A3%BC%EC%9D%98%20%EA%B5%AD%EA%B0%80%20%20%EC%97%AD%EC%82%AC%EC%A0%81%20%EB%B3%80%EB%8F%99%EA%B3%BC%20%ED%98%95%ED%83%9C%EB%B6%84%EC
|
|
|
고 주어진 <그림1>에 따라서 회로를 구성 할 수 있었습니다. 저희조는 일단 7474(D FF)칩을 2개, 7486(XOR)칩 1개를 사용하고, Preset(프리셋)=0, Clear(클리어)=1 로 맞춘 뒤, 초기값 D1=D2=D3=1에 따른 회로를 구성하였습니다. 그런데 출력되는 값을 확인
|
|
|
된다. 따라서 S = 0, R = 0 의 입력 신호는 사용하지 않기로 한다. Q1이 0이면 NAND 게이트 B가 Q2를 1로 만들게 되므로 (Q1 = 0, Q2 = 0)은 안정한 상태가 아니다. 따라서, 플립플롭은 (Q1 = 0, Q2 = 1)과 (Q1 = 1, Q2 = 0)의 두 개의 안정한 상태를 갖는다. 이 두 상
|
|
|
ynchronous Reset ( 비동기 리셋 입력을 가지는 D-FF)
리셋신호가 들어오자마자 리셋동작(출력이 0)이 일어난다.
2. D Flip-flop with synchronous Reset ( 동기 리셋 입력을 가지는 D-FF)
리셋신호가 들어와도 다음 상승에지 순간에 리셋동작이 일어난다.
1. 2 Bit
|
|
|
D0 : d_ff port map (Clk,Rst,Din(0),D(0));
D1 : d_ff port map (Clk,Rst,Din(1),D(1));
D2 : d_ff port map (Clk,Rst,Din(2),D(2));
D3 : d_ff port map (Clk,Rst,Din(3),D(3));
D4 : d_ff port map (Clk,Rst,Din(4),D(4));
D5 : d_ff port map (Clk,Rst,Din(5),D(5));
D6 : d_ff port map (Clk,Rst,Din(6),D(6));
D7 : d
|
|
메뉴펼치기
