|
FET는 온도가 올라가면 반도체특유의 특성인 -2.3mV/도 라는 특성이 생기는데 가령 base 전압을 조절하여 적당한 bias가 되도록 조정해 놓았다고 해도 TR자체가 발열한다든지, 주변 온도가 올라가면 Vbe의 특성이 -2.3mV/도 로 낮아지고, 그에 따라 base
|
|
|
FET특성 및 증폭기 28
1. 실험 목적 28
2. 기초이론 28
3. 예비 보고서 33
4. 실험기자재 및 부품 36
5. 실험방법 및 순서 37
6. Simulation 38
7. 실험 결과 41
실험 5. 안정전원 43
1. 실험 목적 43
2. 기초이론 43
3. 예비 보고서 48
4. 실험기
|
|
|
특성
▶소오스 접지 증폭기
▷전압이득
전압이득은 교류등가회로에서 구할 수 있다. 출력전압 는 와 의 병렬회로에 흐르는 전류 에 의해서 생긴다. 따라서 출력전압은
FET의 저항 가 회로저항 보다 훨씬 크면 전압이득은 근사적으로 다음과
|
|
|
의 게이트회로를 그림8(a)의 회로로 바꾸어라. 스위치 S2는 개방한다.
(7) VDD와 VGG를 0V로 맞추고, 스위치 S1, S2를 닫아 전원을 넣는다.
(8) VGS=-0.25V가 되도록 VGG를 조정한다. 실험순서 (9), (10)에서도 이 전압치를 유지한다.
(9) VDS=0V일 때 ID를 측정하
|
|
|
특성 곡선은 위에서 언급한 Shockley 방정식에 의해서 직접 구할 수 있으며, 그림 11-8과 같이 출력 특성 곡선으로부터 구할 수도 있다.
P채널 FET
P채널 FET는 N 채널 FET와 동일한 구조로 만들어지며, P형과 N형 물질의 위치만 바뀌면 된다. 따라서 P
|
|
메뉴펼치기
