|
cache
System board당 각각 4GB memory - total 64GB memory
System board당 각각 2개의 64-bit Sbuses - 4개의 address buse
peak bus bandwidth - 12.2GB/s
UPA(Ultra Port Architecture)
local에 있는 process, memory, I/O channel을 연결하는 역할
Starfire System Board
Snoopy system bus
캐쉬간
|
|
|
Architecture는 Main Memory에 신속한 접근을 제공할 뿐만 아니라 각 G5가 다른 Processor의 Cache에 있는 Data를 찾아 접근할 수 있도록 한다.
PowerPC Architecture는 32Bit 및 64Bit의 Processing을 모두 처리할 수 있도록 설계되었다. 즉, Power Mac G5는 성능이 저하되지
|
|
|
computer.co.kr/dictionary, http://www.etimesi.com/db/word
http://www.alltronics.com, http://sensor.northgrum.com ◎ Cache memory (캐시 메모리)
◎ SRAM (static random access memory)
◎ DRAM (dynamic random access memory)
◎ PROM (programmable read-only memory)
◎ EPROM (erasable programmable read
|
|
|
computer architecture 시간에 들은 기억이 난다. 이러이러한 flip flop들이 있다 하고 넘어갔었던 기억이 나는데, 이번 기회에 무엇이 어떤 것들이었는지 확실히 알 수 있었다. 실험[1] R-S Flip-flop
1. 실험방법
2. 실험 결과
3.분석 및 고찰.
|
|
|
함으로써, 사용자의 빈
번한 개입이 없이도 자료처리과정이 소프트웨어에 의한 통제로서 자동화가 가능하다
것을 의미한다. 1. Computer Architecture
2. 계산모델
3. 폰 노이만 컴퓨터
4. 비 폰 노이만 컴퓨터
5. 프로그램 내장
|
|
|
Computer Science (Springer-Verlag, 2003). 1. 서 론
2. 디지털 저작권관리(Digital Rights Management: DRM)란?
2.1 디지털 저작권권리(DRM)의 정의
2.2 DRM의 개념
2.3 디지털 저작권권리(DRM)의 기술 구조
2.4 디지털 저작권권리(DRM)의 역할
2.5 디지털 저작권권
|
|
|
컴퓨터 관련하여
윳타퐁 (피윳) : 컴퓨터 수리 및 업그레이드 담당
온, 우 : 강의실 컴퓨터 관리, 강의에 필요한 프로그램 설치를 부탁할 수 있다. 강의실 변경이나 강의실 예약을 해주고, 주말에 수업이 있으며 강의실 문을 열고 닫아 준다.
(2)
|
|
|
Computer, May 1997.
[25] Jay M.Tenenbaum, Tripatinder S. Chowdhry, Steven hughes, "eCo System:An [26] Internet Commerce Architecture", IEEE Computer, May 1997.
[27] CommerceNet Inc., “eCo System: CommerceNet's Architectural Framework for Internet Commerce", http://www.commerce.net/
[28] Mastercard a
|
|
|
Computer)-------------------- p. 3
1. RISC란 무엇인가? --------------------------------p. 3
2. RISC의 특징 -----------------------------p. 3
3. RISC의 장점 -------------------------------- p. 4
Ⅱ. CISC (Complex Instruction Set Computer)-------------------- p. 5
1. CISC란 무엇인가?
|
|
|
Cache for a Dual Core Multi-Threaded Xeon/sup ~/ Processor,” VLSI Circuits, 2006. Digest of Technical Papers. 2006 Symposium on June 15-17, 2006 Page(s):126 - 127
[7] Yeoh, A, Chang, M, Pelto, C, Tzuen-Luh Huang, “Copper Die Bumps (First Level Interconnect) and Low-K Dielectrics in 65nm High Volume
|
|
메뉴펼치기
