|
디지털 회로설계(Digital Logic Design) - 박인규 저 <문운당>
2. 디지털 설계 이론과 실습 John F. WAKERLY 저 <에드텍>
3. 디지털 회로 설계 이동렬 저 <생각>
4. 최신 디지털 회로 설계 이태원교수, 임인칠교수 공역 <Prentice Hall>
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2013.05.16
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계의 기본 5대요소를 잘 고려한다
1) 계열성
2) 시각디자인
3) 사용자 인터페이스
4) 내용의 진술
5) 동기이론
Ⅵ. 디지털교과서 설계
1. 기존 교과서와 같은 목표를 추구하지만 다른 방법을 활용
2. 컴퓨터 보조 학습(CAI: Computer-Assisted In
|
- 페이지 12페이지
- 가격 5,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
컴퓨터를 통한 학습이 아동들의 창의력을 개발하고 동작교육에 활용될 수 있는 방법을 논의합니다.
Bavelier, D., Green, C. S., & Dye, M. W. (2010). Children, wired: For better and for worse. Neuron, 67(5), 692-701.
이 논문은 디지털 매체와 아동의 인지 발달에 관한
|
- 페이지 5페이지
- 가격 3,000원
- 등록일 2023.11.08
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과제를 받았을 때 어떤식으로든 설계가 가능하다고 하셔서 Behaviral로
A
|
- 페이지 21페이지
- 가격 3,000원
- 등록일 2006.04.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리회로(Sequential Logic CIrcuit)이다. 순서 논리회로는 출력을 입력 쪽에 연결한 궤환(Feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다. 순서 논리회로에는 플립플롭 외에도 뒤에서 배울 레지스터(Register), 카운터(Counte
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의 결과가 나오는지를 한 기능씩 확인하라. ■ 실험제목 : 산술논리연산장치
■ 관련이론
(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2012.04.16
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
and Alan K. Melby. 2000. "Accessibility of multilingual terminological resoruces ― Current problems and prospects for the future." [online]. [cited 2001. 2.19]. <http://www.ttt.org/Salt/Athens_Paper.doc>.
Ide, Nancy M. and Jean V ronis. 1995. "Encoding dictionaries." Computers and the Humaniti
|
- 페이지 29페이지
- 가격 3,000원
- 등록일 2003.03.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털 논리회로』, 진영사, 1999
(2) 김선형·이두성, 『디지털공학』, 청문각, 2010
(3) 이갑섭·배장근, 『디지털 논리회로 이론 및 실습』, 대림, 1998 실험. 논리회로의 간략화
1. 실험 목적
2. 실험 이론
2.1. 부울 대수(Boolean Algebra)
2.2.
|
- 페이지 10페이지
- 가격 4,200원
- 등록일 2013.11.17
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
상태 유지
. 인에이블 입력이 1이면 디코더의 입력값에 따라 버퍼 중 하나가 동작
. n비트의 4개의 레지스터에 대한 공통 버스의 구성은
위 그림과 같은 회로가 n개 필요 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
- 페이지 4페이지
- 가격 800원
- 등록일 2001.06.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Logic Design 7
4.1 Full Adder of 1 bit 7
4.2 Ripple Carry Adder of 4-bits 7
4.3 Multiplexer 8
4.4 Put Together and Merge 8
5. A Design and Simulation of CSA with MAX+plus II 8
5.1 Full Adder of 1 bit 8
5.2 Ripple Carry Adder of 4-bits
|
- 페이지 21페이지
- 가격 3,000원
- 등록일 2011.05.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|