|
Gate가 단락되어 있으므로 입력저항은 무한대가 된다. 그리고 이러한 Source Follower를 이용하여 버퍼를 만드는데, 이때 버퍼의 Gain은 1이 되도록 하고, 출력저항을 작게 만든다. 1) n-채널 MOS의 Vt값 측정 및 I-V 특성 실험
2) MOS 증폭기 실험
|
|
|
50㎷가 되면 다음과 같이 아래쪽에 일그러진 출력을 얻게 된다.
이는 입력전압이 MOS-FET의 선형영역을 벗어나고 있기 때문에 일어나는 현상이다. 이 때에도 위쪽의 일그러지지 않은 파형을 관찰해보면 이득이 20정도가 됨을 알 수 있다.
|
|
|
증폭기의 이득이 1일 때 출력전압의 시간에 따른 변화율
⑪ 동상 제거비 (cmrr) : 두 입력 단자에 동일한 신호를 동시에 인가했을 경우 입력신 호에 출력신호의 비(일반적으로 decibel(db)로서 표시된다.)
3. 실험방법
① 오실로스코프를 다음과 같
|
|
|
증폭기/차등증폭기
· 반전증폭기 (SW-ON 상태)
차등증폭기(SW-OFF 상태)
▶ MOS SW
▶ 저역통과필터(LPF)
3. 전체 회로도
4. 시뮬레이션(입력,V01,V0)
5. 제작사진
6. 결과 Capture 및 내용
▷ Vs
▷ Vo1
▷ Fc
▷ Vo(출력)
7. 참고문헌
IC 응용설계 및 실험 - 상학
|
|
|
실험에서는 소신호 공통소스 FET 증폭기에 대해서 실험 했는데, 대부분의 측정값이 이론값과 비슷하게 나왔지만, 몇몇 값들은 이론값과 달랐다. 여러 가지 이유가 있었을 것 이다. 소자가 다를 수도 있기 때문에 그런 것일 수도 있고, 전류계와
|
|
 |
실험에서는 약 4μ[sec]의 데드타임을 두었다.
비선형 부하로는 1kVA 용량의 단상전파 다이오드정류기에 RC 병렬부하를 연결하여 사용하였다. 부하저항으로는 50[Ω]의 저항을 사용하였다.
그림 7은 시뮬레이션에서와 같이 전원전류가 고조파성분
|
|
 |
공 수업시간에 전자회로 실습을 하며 다시 한번 회로를 구성했고, 대학교 입학 후에는 반도체 소자 실험 시간에 트랜지스터 증폭기를 만들며 저항, 콘덴서, 다이오드 등 수많은 소자들이 어떤 역할을 하는지 알게 되었습니다. 그리고 군 복무
|
|
 |
증폭기, 전력 변환 장비 등 다양한 고주파 전자장비를 운용하고 점검했습니다. 특히 정기 점검 시 단순 점검표 확인을 넘어, 실제 장비 내 회로 흐름과 부하 조건에 따라 성능이 달라지는 경우를 분석해 기록한 경험이 많습니다.
제대 이후, 해
|
|
 |
e, III-V 계열 재료, 혹은 2차원 반도체 재료(MoS₂, WS₂ 등)를 활용한 소자 설계 가능성을 탐구하고자 합니다. 해당 재료의 결정 구조, 밴드갭 특성, 공정 적합성을 실험과 문헌을 통해 검토하고, 이를 바탕으로 소자 구조를 제안할 계획입니다.
-
|
|
메뉴펼치기
