|
1. Net List
* SPICE DP #3
* Circuit
R1 1 4 150
R2 1 3 2000K
R3 3 0 1000K
RL 5 0 1K
C1 2 3 25u
C2 4 5 25u
Vdd 1 0 9
Vs 2 0 sin(0 0.05 1K 0 0 0)
M1 4 3 0 0 2N7000 L=1u W=200u
* Analysis
.op
.tran 10u 10m 0
.let tran Vin=RMS(V(2))
.let tran Vout=RMS(V(5))
.let tran Vgs=RMS(V(3))
.let tran Vds=RMS(V(4))
|
|
|
MOSFET
전압 분배 바이어스를 사용하여 임계 전압의 를 얻으며, 직류 해석은 특성 방정식을 이용하여 를 구한다.
전압 분배에 의해,
특성 방정식,
전압 이득의 표현은 JFET와 D-MOSFET 회로와 같다.
여기서,
E-MOSFET
(2) 공통 드레인 증폭기 (Common Drai
|
|
|
제로 바이어스 된 D-MOSFET
② 증가형 MOSFET의 바이어스
증가형 MOSFET는 가 임계값 보다 크도록 해야 하므로 이를 실현하기 위해 전압분배 바이어스를 사용할 수 있다.
그림 14-4에 n채널 E-MOSFET의 전압분배 바이어스 회로를 도시하였으며, 바이어스
|
|
|
사이에 하나의 PN 접합으로 이루어짐.
BJT보다 발생잡음이 적고, 온도에 대하여 안정 FET (전계 효과 트랜지스터)
JFET
MOSFET
자기 바이어스 회로 (JFET)
전압 분배기 바이어스 (JFET)
Zero 바이어스 회로(D-MOSFET)
Drain 궤환 바이어스 (E-MOSFET)
|
|
|
증폭기의 규격, 목표치인 CMRR값 20dB이상의 값을 최종적으로 도출
하는 회로를 설계 하였다.
(2) 고찰
먼저, MOSFET에 대한 지식이 많이 부족하여, 처음 설계 진행에 많은 장애가 있었고, 내가 알고 있었던 or-cad 기능만으로는 설계에 어려움이 있
|
|
메뉴펼치기
