|
회로의 경우에는
Z_i = R_1 || R_2 = {R_1 R_2 } OVER {R_1 +R_2 }
그림 15 FET 증폭기 입력임피던스
Z_i
▷교류 출력 임피던스
출력측에서 증폭회로를 본 임피던스는 기본적으로 드레인 소스간의 FET 저항과 바이어스저항
R_D
에 기인한다. 그림 16의 경우 출
|
- 페이지 10페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험 목적
여러 종류의 FET바이어스 회로 동작을 이해.
JFET의 전압 분배기 바이어스 회로의 동작점을 결정.
공핍형 MOSFET의 Zero바이어스 회로의 동작점을 결정.
증가형 MOSFET의 Drain 궤환 바이어스 회로의 동작점을 결정.
바이어스 동작점의
|
- 페이지 14페이지
- 가격 2,300원
- 등록일 2005.09.14
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로의 경우에는
그림 15 FET 증폭기 입력임피던스
▷교류 출력 임피던스
출력측에서 증폭회로를 본 임피던스는 기본적으로 드레인 소스간의 FET 저항과 바이어스저항 에 기인한다. 그림 16의 경우 출력 임피던스는
그림 16 FET 증폭회로의 출력
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2009.04.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
바이어스회로이다. 여기서
이며, 이것은 또한 전달 특성곡선상에서 도해적으로 구할 수 있다. 가 주어지면 그림30-1(b)의 특성곡선상의 동작점으로부터 드레인 전류를 구할 수 있다. 그림에서 점선으로 나타낸 두 개의 곡선은 같은 형의 FET 가
|
- 페이지 10페이지
- 가격 1,300원
- 등록일 2009.03.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로는 불안정한 회로이므로 안정된 회로로 실험을 하기위해서 저항을 넣었다고 생각한다.
또한 두 번째 경우는 역방향 바이어스회로로써 전류를 차단해야하기 때문에 더욱 안정성이 필요하다고 생각된다. 그렇기 때문에 더욱 낮은 전류를
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2011.11.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|