|
Multiplexer)
○ 디멀티플렉서
○ 전가산기( Full adder )
○ 전감산기 ( Full subtractor )
● 예비보고서
1. 1. Decoder와 Demultiplexer 회로를 비교, 설명하라.
2. Enable 단자가 있는 2×4 decoder를 1×4 demultiplexer 로 변환하라
● 가상실험
1. <그림 5-2>와 같
|
|
|
Multiplexer SN74151을 이용하여 전가산기를 설계하라.
A
B
Ci
Subtract(1Y)
Borrow(2Y)
0
0
0
0
0
0
0
1
1
1
1
0
0
1
0
1
0
1
0
0
0
1
0
1
1
0
1
1
0
1
1
1
0
0
0
1
1
1
1
1
2. < 그림 5-6 > 과 같이 동작하는 Demiltiplexer를 설계하라. ● 결과 값
1. 실험 1 의 결과를 기입하라.
2
|
|
|
multiplexer로 변환시켜라.
3 Multiplexer SN74151을 이용하여 전감산기를 설계하라.
4 아래 그림과 같이 동작하는 demultiplexer를 설계하라.
5. 실험 결과
1 실험 1의 결과를 기입하라.
입 력
출 력
S
A
B
D0
D1
D2
D3
Y
0
0
0
1
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
1
0
1
0
1
1
0
0
|
|
|
사 용되고, 다른 하나는 자리빌림을 발생시키는데 사용된다
B
A
Ci
Subtract
Borrow
0
0
0
0
0
0
0
1
1
1
0
1
0
1
0
0
1
1
0
0
1
0
0
1
1
1
0
1
0
1
1
1
0
0
0
1
1
1
1
1
전감산기 진리표
3.예비과제
(1)Decoder와 Demultiplexer 회로를 비교, 설명하라.
디코더는 코드화된 입력을
|
|
|
기초회로실험1
제출:2015.05.11
9주차
실험제목 : Multiplexer 가산-감산
실험
입 력
출 력 ( Y )
S
A
B
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
0
1
1
0
0
0
0
0
0
1
0
1
0
0
0
0
1
1
0
0
0
0
0
1
1
1
0
0
0
0
<그림 9.2>
(1) <그림 9.2>와 같이 회로를 연결하고 진리표
|
|
메뉴펼치기
